特許
J-GLOBAL ID：202103015385768107

半導体装置の製造方法

発明者：
鈴村 功

鈴村 功 について

, 
渡壁 創

渡壁 創 について

, 
花田 明紘

花田 明紘 について

, 
渡邊 裕一

渡邊 裕一 について


出願人/特許権者：
株式会社ジャパンディスプレイ

株式会社ジャパンディスプレイ について


代理人 (1件)： ポレール特許業務法人
公報種別：特許公報
出願番号（国際出願番号）：特願2016-179378
公開番号（公開出願番号）：特開2018-046140
特許番号：特許第6832656号
出願日： 2016年09月14日
公開日（公表日）： 2018年03月22日
請求項（抜粋）：
【請求項1】基板に酸化物半導体層を有する第1のTFTとPoly-Si層を有する第2のTFTが形成された半導体装置の製造方法であって、 前記酸化物半導体層を形成した後、前記酸化物半導体層の上または上方に第1の層間絶縁膜を形成し、 前記第1の層間絶縁膜の上にa-Si層を形成してパターニングを行い、その後レーザ照射をすることによって、Poly-Si層に変換することにより前記第2のTFTを形成し、 前記第2のTFTを第2の層間絶縁膜で覆い、前記第2のTFTと接続する第2のスルーホールを前記第2の層間絶縁膜を貫通して形成し、 前記第1のTFTと接続する第1のスルーホールを前記第2の層間絶縁膜と前記第1の層間絶縁膜を貫通して形成し、 前記第1のスルーホールと前記第2のスルーホールを同一プロセスで形成することを特徴とする半導体装置の製造方法。
IPC (10件)：
H01L 29/786 ( 200 6.01) ,  H01L 21/336 ( 200 6.01) ,  H01L 27/088 ( 200 6.01) ,  H01L 21/8234 ( 200 6.01) ,  G09F 9/30 ( 200 6.01) ,  G02F 1/1368 ( 200 6.01) ,  G02F 1/1343 ( 200 6.01) ,  H01L 51/50 ( 200 6.01) ,  H05B 33/22 ( 200 6.01) ,  H05B 33/10 ( 200 6.01)
FI (15件)：
H01L 29/78 612 B ,  H01L 29/78 618 B ,  H01L 29/78 619 A ,  H01L 29/78 626 C ,  H01L 29/78 627 G ,  H01L 27/088 331 E ,  H01L 27/088 E ,  H01L 27/088 B ,  H01L 27/088 C ,  G09F 9/30 338 ,  G02F 1/136 ,  G02F 1/134 ,  H05B 33/14 A ,  H05B 33/22 Z ,  H05B 33/10
引用特許：
出願人引用 (12件)
全件表示
審査官引用 (12件)
全件表示

前のページに戻る

TOP

BOTTOM