Pat
J-GLOBAL ID:200903006090318369
半導体装置の製造方法および半導体装置
Inventor:
Applicant, Patent owner:
Agent (6):
鈴江 武彦
, 河野 哲
, 中村 誠
, 蔵田 昌俊
, 村松 貞男
, 橋本 良郎
Gazette classification:公開公報
Application number (International application number):2004068915
Publication number (International publication number):2005259956
Application date: Mar. 11, 2004
Publication date: Sep. 22, 2005
Summary:
【課題】 浅いソース・ドレイン接合位置を保ちつつ、NiSiを含むシリサイド層によってソース、ドレイン、ゲート電極の抵抗が低減され、しかも接合リークが少なく、シリサイド層と配線金属との電気的接触が良好な半導体装置を提供する。【解決手段】 素子分離領域を有する半導体基板(100)と、前記半導体基板に形成された拡散領域(121a,122a)と、前記半導体基板上に形成されたゲート電極(200a)と、前記拡散領域上に形成され、面密度で3.0×1013cm-2以上のF原子を含むF含有NiSi層(501a,502a)とを具備し、前記拡散領域と前記半導体基板とにより形成される接合面から前記F含有NiSi層下面までの深さが、20nm乃至100nmの範囲内であり、前記F含有NiSi層と前記半導体基板との界面におけるF原子濃度が8.0×1018cm-3以上のn型MOSFETを備えたことを特徴とする。【選択図】 図24
Claim (excerpt):
拡散領域およびゲート電極の上に、F含有NiSi層が設けられたMOSFET構造を含み、前記F含有NiSi層の下面から前記拡散領域の接合面までの距離は20乃至100nmである半導体装置の製造方法であって、
半導体基板上にゲート絶縁膜を介して前記ゲート電極を形成する工程と、
前記ゲート絶縁膜および前記ゲート電極をマスクとして前記半導体基板に不純物を導入して、前記拡散領域を形成する工程と、
シリコンからなるシリサイド形成予定領域に、8.0×1013cm-2以上のF原子をイオン注入して、F素含有領域を前記シリサイド形成予定領域の表層に形成する工程と、
前記F素含有領域に熱処理を加えることなく、この上にNi膜を堆積する工程と、
前記Ni膜を熱処理して前記シリサイド形成予定領域の前記シリコンをシリサイド化し、F含有NiSi層を前記拡散領域および前記ゲート電極上に形成する工程と、
F含有NiSi層が形成された後、下記数式(A)で表わされる条件を越えない範囲での熱処理を行なう工程とを具備することを特徴とする半導体装置の製造方法。
ta=Dj2/Exp(34.7-2.35×104/Ta)+68 (A)
(上記数式(A)中、taは許容熱処理時間(分)であり、DjはNiSi下面からの接合位置深さ(nm)であり、Taは熱処理温度(K:絶対温度)である。)
IPC (10):
H01L29/78
, H01L21/28
, H01L21/336
, H01L21/8238
, H01L21/8242
, H01L27/08
, H01L27/092
, H01L27/108
, H01L29/417
, H01L29/786
FI (12):
H01L29/78 301S
, H01L21/28 301S
, H01L27/08 331E
, H01L29/50 M
, H01L27/08 321F
, H01L27/10 625A
, H01L27/10 671C
, H01L29/78 301P
, H01L29/78 616K
, H01L29/78 616V
, H01L29/78 617J
, H01L29/78 617M
F-Term (143):
4M104AA01
, 4M104BB01
, 4M104BB14
, 4M104BB21
, 4M104CC01
, 4M104CC05
, 4M104DD04
, 4M104DD16
, 4M104DD21
, 4M104DD26
, 4M104DD37
, 4M104DD43
, 4M104DD64
, 4M104DD65
, 4M104DD78
, 4M104DD84
, 4M104FF13
, 4M104FF14
, 4M104FF17
, 4M104FF22
, 4M104GG09
, 4M104GG10
, 4M104GG16
, 4M104HH04
, 4M104HH16
, 5F048AB01
, 5F048AC03
, 5F048AC04
, 5F048BA01
, 5F048BA16
, 5F048BB06
, 5F048BB07
, 5F048BB08
, 5F048BB12
, 5F048BC06
, 5F048BE04
, 5F048BF06
, 5F048BF07
, 5F048BF11
, 5F048BF16
, 5F048DA27
, 5F083AD02
, 5F083AD10
, 5F083AD17
, 5F083GA02
, 5F083GA27
, 5F083JA02
, 5F083JA32
, 5F083JA35
, 5F083JA39
, 5F083JA40
, 5F083JA53
, 5F083NA01
, 5F083PR03
, 5F083PR21
, 5F083PR22
, 5F110AA03
, 5F110AA06
, 5F110BB04
, 5F110BB05
, 5F110CC02
, 5F110DD05
, 5F110DD13
, 5F110EE05
, 5F110EE09
, 5F110EE14
, 5F110EE31
, 5F110EE42
, 5F110EE47
, 5F110FF02
, 5F110FF23
, 5F110GG02
, 5F110GG12
, 5F110HJ02
, 5F110HJ04
, 5F110HJ13
, 5F110HJ22
, 5F110HJ23
, 5F110HK05
, 5F110HK26
, 5F110HK40
, 5F110HL02
, 5F110HL04
, 5F110HL12
, 5F110HL23
, 5F110HL24
, 5F110HM02
, 5F110HM15
, 5F110NN03
, 5F110NN23
, 5F110NN24
, 5F110NN35
, 5F110NN62
, 5F140AA01
, 5F140AA13
, 5F140AA24
, 5F140AB03
, 5F140AC36
, 5F140BA01
, 5F140BE07
, 5F140BF04
, 5F140BF11
, 5F140BF18
, 5F140BF38
, 5F140BG08
, 5F140BG14
, 5F140BG27
, 5F140BG34
, 5F140BG35
, 5F140BG43
, 5F140BG45
, 5F140BH06
, 5F140BH15
, 5F140BH22
, 5F140BH49
, 5F140BJ08
, 5F140BJ11
, 5F140BJ17
, 5F140BJ21
, 5F140BJ27
, 5F140BK02
, 5F140BK13
, 5F140BK18
, 5F140BK21
, 5F140BK22
, 5F140BK25
, 5F140BK27
, 5F140BK29
, 5F140BK30
, 5F140BK34
, 5F140BK35
, 5F140BK39
, 5F140CA03
, 5F140CB04
, 5F140CB08
, 5F140CC01
, 5F140CC03
, 5F140CC08
, 5F140CC12
, 5F140CC15
, 5F140CE07
, 5F140CF04
, 5F140CF07
Patent cited by the Patent:
Cited by applicant (9)
-
半導体装置及びその製造方法
Gazette classification:公開公報
Application number:特願平9-268513
Applicant:株式会社東芝
-
変圧器コイルの製造方法及びその装置
Gazette classification:公開公報
Application number:特願平10-027831
Applicant:株式会社高岳製作所
-
半導体装置及びその製造方法
Gazette classification:公開公報
Application number:特願平8-335990
Applicant:株式会社東芝
Show all
Cited by examiner (1)
-
半導体装置及びその製造方法
Gazette classification:公開公報
Application number:特願平8-335990
Applicant:株式会社東芝
Return to Previous Page