炭化珪素半導体装置及びその製造方法

Inventor： , ,
Applicant, Patent owner：
Agent (1)：伊藤洋二 (外2名)
Gazette classification：公開公報
Application number (International application number)：2001069186
Publication number (International publication number)：2002270838
Application date： Mar. 12, 2001
Publication date： Sep. 20, 2002
Summary：

【要約】【課題】イオン注入によって形成される不純物領域の増速酸化の影響によるデバイス特性の悪化を防止する。る【解決手段】 n+型ソース領域4および表面チャネル層5の上に、表面チャネル層5よりも低濃度となるn--型エピ層20をエピタキシャル成長させる。そして、このn--型エピ層20を熱酸化することで、ゲート酸化膜6を形成する。このようにすれば、表面チャネル層5およびn+型ソース領域4の上の領域、すなわち、ゲート電極7の下層に位置する領域においては、n+型ソース領域4の増速酸化の影響を受けることなく、均一な膜厚かつ平坦なゲート酸化膜6を形成することができる。これにより、増速酸化によってn+型ソース領域4が薄くならず、デバイス特性の悪化を防止することができる。

Claim (excerpt)：

主表面及び裏面を有し、炭化珪素よりなる第1導電型の半導体基板(1)と、前記半導体基板の主表面上に形成され、前記半導体基板よりも高抵抗な炭化珪素よりなる第1導電型の半導体層(2)と、前記半導体層の表層部の所定領域に形成され、所定深さを有する第2導電型のベース領域(3)と、前記ベース領域の表層部の所定領域に形成され、該ベース領域の深さよりも浅い第1導電型のソース領域(4)と、前記ベース領域の表面上及び前記半導体層の表面上において、前記ソース領域と前記半導体層とを繋ぐように形成された、炭化珪素よりなる第1導電型の表面チャネル層(5)と、前記表面チャネル層の表面に形成されたゲート酸化膜(6)と、前記ゲート酸化膜の上に形成されたゲート電極(7)と、前記ベース領域及び前記ソース領域に接触するように形成されたソース電極(9)と、前記半導体基板の裏面に形成されたドレイン電極(10)とを備え、前記表面チャネル層及び前記ソース領域の表面上には、エピタキシャル成長によって形成された炭化珪素からなる酸化用膜(20)が備えられていることを特徴とする炭化珪素半導体装置。

IPC (3)：

H01L 29/78 652 , H01L 29/78 , H01L 21/336

FI (8)：

H01L 29/78 652 K , H01L 29/78 652 B , H01L 29/78 652 E , H01L 29/78 652 T , H01L 29/78 658 F , H01L 29/78 658 A , H01L 29/78 658 E , H01L 29/78 658 G

Patent cited by the Patent：

Cited by examiner (13)

炭化珪素半導体装置の製造方法
Gazette classification：公開公報 Application number：特願平10-077876 Applicant：株式会社デンソー
半導体装置
Gazette classification：公開公報 Application number：特願平9-280588 Applicant：株式会社東芝
半導体装置の製造方法
Gazette classification：公開公報 Application number：特願平8-066495 Applicant：株式会社東芝

Show all

Return to Previous Page