Pat
J-GLOBAL ID:200903016056788661

半導体集積回路及びその設計方法

Inventor:
Applicant, Patent owner:
Agent (1): 三好 秀和 (外3名)
Gazette classification:公開公報
Application number (International application number):1996258993
Publication number (International publication number):1998107614
Application date: Sep. 30, 1996
Publication date: Apr. 24, 1998
Summary:
【要約】【課題】 あらかじめ機能検証のされているハードメガセルを取り込んでシステムを構成する際、不要な遅延回路を付加せずに全体のクロックスキューを任意に調整することである。【解決手段】 複数のハードメガセル2,3,4,5とスダードセルブロック6を備えてなる半導体集積回路1において、複数のハードメガセル及びスタンダードセルブロックのロウ29にクロックスキューを調整するサブクロックバッファ26,27,28を設けるようにしてある。
Claim (excerpt):
ハードメガセルを複数備えてなる半導体集積回路において、前記所定のハードメガセルのロウにクロックスキューを調整するサブクロックバッファを設けることを特徴する半導体集積回路。
IPC (6):
H03K 19/173 ,  G06F 17/50 ,  H01L 21/82 ,  H01L 27/04 ,  H01L 21/822 ,  H03K 19/096
FI (5):
H03K 19/173 ,  H03K 19/096 Z ,  G06F 15/60 656 D ,  H01L 21/82 C ,  H01L 27/04 D
Patent cited by the Patent:
Cited by applicant (10)
Show all

Return to Previous Page