Pat
J-GLOBAL ID:200903023206286976

半導体装置及びその製造方法

Inventor:
Applicant, Patent owner:
Agent (2): 高橋 敬四郎 ,  来山 幹雄
Gazette classification:公開公報
Application number (International application number):2003385645
Publication number (International publication number):2005150386
Application date: Nov. 14, 2003
Publication date: Jun. 09, 2005
Summary:
【課題】 支持基板への実装時における電極の短絡を防止することができる半導体装置を提供する。【解決手段】 半導体素子(30)の第1の面上に第1及び第2の電極(36、37)が形成されている。支持基板(1)が、その対向面を半導体素子の第1の面に対向するように配置される。支持基板の、第1及び第2の電極にそれぞれ対向する位置に第1及び第2の引出電極層(4、5)が形成されている。支持基板及び半導体素子の対向面の一方の上に、堰堤膜(14)が配置されている。第1及び第2の電極に対応する位置にそれぞれ第1及び第2の開口(15、16)が形成されている。第1の接続部材(10、38)が、第1の開口内を通って、第1の電極と第1の引出電極層とを接続し、第1の開口内を完全には埋め尽くさない。第2の接続部材(11、39)が、第2の開口内を通って、第2の電極と第2の引出電極層とを接続し、第2の開口内を完全には埋め尽くさない。【選択図】 図1
Claim (excerpt):
第1の面上に第1の電極及び第2の電極が形成されている半導体素子と、 対向面を、前記半導体素子の第1の面に対向させるように配置され、前記第1の電極及び第2の電極にそれぞれ対向する位置に配置された第1の引出電極層及び第2の引出電極層を含む支持基板と、 前記支持基板の対向面及び前記半導体素子の第1の面の少なくとも一方の、少なくとも一部の領域上に配置され、前記第1の電極及び第2の電極に対応する位置にそれぞれ第1の開口及び第2の開口が形成されており、絶縁材料で形成された堰堤膜と、 前記第1の開口内を通って、前記第1の電極と前記第1の引出電極層とを電気的に接続し、該第1の開口内を完全には埋め尽くさない第1の接続部材と、 前記第2の開口内を通って、前記第2の電極と前記第2の引出電極層とを電気的に接続し、該第2の開口内を完全には埋め尽くさない第2の接続部材と を有する半導体装置。
IPC (5):
H01L33/00 ,  H01L21/60 ,  H01L23/12 ,  H01L23/14 ,  H01L23/32
FI (5):
H01L33/00 N ,  H01L21/60 311Q ,  H01L23/32 D ,  H01L23/14 S ,  H01L23/12 F
F-Term (11):
5F041AA25 ,  5F041CA34 ,  5F041CA46 ,  5F041CA82 ,  5F041CA92 ,  5F041DA03 ,  5F041DA09 ,  5F041DA20 ,  5F044KK05 ,  5F044KK13 ,  5F044LL00
Patent cited by the Patent:
Cited by applicant (5)
  • 半導体発光素子、およびその製造方法
    Gazette classification:公開公報   Application number:特願2002-192699   Applicant:ローム株式会社
  • 特許第2914065号公報
  • 特許第2770717号公報
Show all
Cited by examiner (13)
Show all

Return to Previous Page