Pat
J-GLOBAL ID：200903032625695559

半導体素子

Inventor：
神林 宏

About 神林 宏

, 
池田 成明

About 池田 成明

, 
吉田 清輝

About 吉田 清輝


Applicant, Patent owner：
古河電気工業株式会社

About 古河電気工業株式会社


Agent (1)： 酒井 宏明
Gazette classification：公開公報
Application number (International application number)：2005255603
Publication number (International publication number)：2007073555
Application date： Sep. 02, 2005
Publication date： Mar. 22, 2007
Summary：
【課題】電流コラプス発生の抑制とともにリーク電流の低減と絶縁耐圧の向上とが可能であり、一層の高信頼化を実現できること。【解決手段】HEMT100は、半絶縁性基板1上に、GaNからなるバッファ層2と、GaNからなる電子走行層3と、アンドープAlNからなる中間層6と、アンドープAl0.25Ga0.75Nからなる電子供給層4とを、この順に積層して形成されたヘテロ接合構造を有し、電子供給層4上には、ソース電極S、ゲート電極Gおよびドレイン電極Dと、これら複数電極間の化合物半導体層上の表面SFを保護する表面保護膜7と、を備える。表面保護膜7は、屈折率と表面SFに及ぼす応力との相関関係における応力が略最小となる屈折率を有する。【選択図】 図1
Claim (excerpt)：
積層された化合物半導体層上に配設された複数電極間の前記化合物半導体層上の半導体層表面を保護する表面保護膜を備える半導体素子において、 前記表面保護膜は、該表面保護膜の屈折率と、前記表面保護膜が前記半導体層表面に及ぼす応力との相関関係における前記応力が略最小となる前記屈折率を有することを特徴とする半導体素子。
IPC (3)：
H01L 21/338 ,  H01L 29/778 ,  H01L 29/812
FI (1)：
H01L29/80 H
F-Term (16)：
5F102FA00 ,  5F102GB01 ,  5F102GC01 ,  5F102GD01 ,  5F102GJ10 ,  5F102GK04 ,  5F102GL04 ,  5F102GM04 ,  5F102GM08 ,  5F102GQ01 ,  5F102GS01 ,  5F102GT01 ,  5F102GV05 ,  5F102GV06 ,  5F102GV07 ,  5F102GV08
Patent cited by the Patent：
Cited by applicant (2)
  • 半導体電子デバイス
    Gazette classification：公開公報   Application number：特願2003-366328   Applicant：古河電気工業株式会社
  • 高電子移動度トランジスタ
    Gazette classification：公開公報   Application number：特願2002-323750   Applicant：古河電気工業株式会社
Cited by examiner (5)
Show all

Return to Previous Page

TOP

BOTTOM