Pat

J-GLOBAL ID：200903042964079099

結晶膜、結晶基板および半導体装置の製造方法

Inventor： 琵琶 剛志 ,  奥山 浩之 ,  土居 正人 ,  大畑 豊治 ,  森田 悦男 ,  村上 洋介
Applicant, Patent owner： ソニー株式会社
Agent (1)： 藤島 洋一郎
Gazette classification：公開公報
Application number (International application number)：2001010709
Publication number (International publication number)：2002217116
Application date： Jan. 18, 2001
Publication date： Aug. 02, 2002
Summary：

【要約】【課題】 貫通転位密度が一様に低く、高品質な結晶層を簡便に得ることができる結晶膜と結晶基板の製造方法、およびこれらを用いた半導体装置の製造方法を提供する。【解決手段】 GaNよりなる下層部13aを成長させ、成長温度(1020°C)は保持しつつGaの原料ガスの供給を3分間停止して下層部13aの表面をエッチングする。これにより、個々の貫通転位D1 の位置に凹部13bが自発的に形成される。次に、Gaの原料ガスの供給を再開し、上層部13cを成長させる。このとき、凹部13bの底部では結晶成長は進行せず、上側では横方向に成長が進む。従って、上層部13cが凹部13bの上を覆い、個々の貫通転位D1 の終端に空間部13b1 が形成される。空間部13b1 により貫通転位D1 は遮断され、上層部13cへの伝播が防止される。

Claim (excerpt)：

成長用基板の上に結晶膜の下層部を成長させる下層部成長工程と、結晶膜の成長面に、その形成部位が前記下層部にて発生した個々の転位に自発的に対応する凹部を形成する凹部形成工程と、前記凹部のうちの少なくとも一部を空間部として結晶膜の上層部を成長させる上層部成長工程とを含むことを特徴とする結晶膜の製造方法。

IPC (2)：

H01L 21/205 ,  H01S 5/323

FI (2)：

H01L 21/205 ,  H01S 5/323

F-Term (20)：

5F045AA04 ,  5F045AA05 ,  5F045AB14 ,  5F045AB17 ,  5F045AC08 ,  5F045AC19 ,  5F045AD11 ,  5F045AD14 ,  5F045AF04 ,  5F045AF09 ,  5F045CA12 ,  5F045DA53 ,  5F045DA67 ,  5F045DB01 ,  5F073AA11 ,  5F073AA89 ,  5F073CA07 ,  5F073DA05 ,  5F073DA22 ,  5F073DA25

Patent cited by the Patent：

Cited by examiner (1)

• GaN系化合物半導体結晶の成長方法及び半導体基材
  Gazette classification：公開公報   Application number：特願2000-037577   Applicant：三菱電線工業株式会社