Pat
J-GLOBAL ID：200903044554866010

半導体装置

Inventor：
蛭田 玲子

About 蛭田 玲子

, 
藤島 直人

About 藤島 直人

, 
寺西 秀明

About 寺西 秀明

, 
多田 元

About 多田 元

, 
斎藤 俊

About 斎藤 俊


Applicant, Patent owner：
富士電機株式会社

About 富士電機株式会社


Agent (1)： 篠部 正治
Gazette classification：公開公報
Application number (International application number)：2001159175
Publication number (International publication number)：2002353444
Application date： May. 28, 2001
Publication date： Dec. 06, 2002
Summary：
【要約】【課題】腐食を防止し、経時的な耐圧低下とオン電流低下を抑制し、前記の要求寿命を満足する、高い信頼性のパッシベーション膜を有する半導体装置を提供すること。【解決手段】高耐圧横形MISFET素子を形成した半導体装置において、フィールドプレートFP2、FP3上を被覆するSiN系絶縁膜のパッシベーション膜14の膜厚Tpを1.5μmから4μmとすることで、フィールドプレートの腐食を防止し、耐圧低下とオン電流低下を抑制し、要求寿命である10万時間を満足する半導体装置とする。
Claim (excerpt)：
第1導電型基板の主面側に形成された第1導電型のチャネル領域と、このチャネル領域内の主面側に形成された第2導電型のソース領域と、前記第1導電型基板の主面側で前記チャネル領域から第2導電型のドレイン・ドリフト領域を介して離隔した第2導電型のドレイン領域と、前記ドレイン領域に導電接続するドレイン電極層と、前記チャネル領域をゲート絶縁膜を介してバックゲートとすると共に、前記ドレイン・ドリフト領域の主面上に形成された第1の絶縁膜上でドレイン側に向けて張り出てなるゲート電極層と、前記チャネル領域及び前記ソース領域に導電接続するソース電極層と、前記第1の絶縁膜上と前記ソース領域上と前記ドレイン領域上とを被覆する層間絶縁膜と、該層間絶縁膜上と前記ソース電極層上と前記ドレイン電極上とを被覆する保護膜と、該保護膜上を被覆する樹脂被覆層とを備えた高耐圧横型MISFET素子を有する半導体装置であって、前記保護膜が、SiN系絶縁膜で形成され、層間絶縁膜直上の前記保護膜の膜厚が、1.5μm以上で、4μm以下であることを特徴とする半導体装置。
IPC (2)：
H01L 29/78 ,  H01L 29/06 301
FI (4)：
H01L 29/06 301 F ,  H01L 29/78 301 N ,  H01L 29/78 301 W ,  H01L 29/78 301 X
F-Term (17)：
5F140AA00 ,  5F140AA24 ,  5F140AA25 ,  5F140AA30 ,  5F140BA01 ,  5F140BD18 ,  5F140BF42 ,  5F140BH13 ,  5F140BH15 ,  5F140BH17 ,  5F140BH30 ,  5F140BH41 ,  5F140BH49 ,  5F140CC01 ,  5F140CC08 ,  5F140CC13 ,  5F140CD09
Patent cited by the Patent：
Cited by examiner (11)
  • 強い電界に対する保護構造を備えた集積装置
    Gazette classification：公開公報   Application number：特願平7-290092   Applicant：エスジーエス-トムソンマイクロエレクトロニクスエッセエッレエーレ
  • 半導体装置
    Gazette classification：公開公報   Application number：特願平10-009575   Applicant：三洋電機株式会社
  • 横型MOSトランジスタ
    Gazette classification：公開公報   Application number：特願平10-165233   Applicant：株式会社デンソー
Show all

Return to Previous Page

TOP

BOTTOM