Pat
J-GLOBAL ID：200903051240645300

絶縁ゲート型バイポーラトランジスタ及びその製造方法、並びに、インバータ回路

Inventor：
高橋 英樹

About 高橋 英樹

, 
青野 眞司

About 青野 眞司


Applicant, Patent owner：
三菱電機株式会社

About 三菱電機株式会社


Agent (3)： 吉田 茂明 ,  吉竹 英俊 ,  有田 貴弘
Gazette classification：公開公報
Application number (International application number)：2004021294
Publication number (International publication number)：2005057235
Application date： Jan. 29, 2004
Publication date： Mar. 03, 2005
Summary：
【課題】IGBTとフリーホイールダイオードとを1チップ内に形成しても、IGBT及びダイオードの両電気的特性(ON電圧)を良好なものに制御する。【解決手段】フリーホイールダイオード内蔵型IGBTにおいて、研磨後のウエハ厚みDを200μm以下とし、カソードN+層8の厚みT8及びP+コレクタ層9の厚みT9を共に2μm以下に設定する。更に、幅方向Xに関するカソードN+層8及びP+コレクタ層9の幅の和を、50μm以上200μm以下の範囲内に設定する。この場合、界面IF中、P+コレクタ層9とコレクタ電極10との界面IF2が占める割合は、30%〜80%の範囲内の値となる。【選択図】図2
Claim (excerpt)：
第1主面及び第2主面を有する第1導電型の半導体基板と、 前記半導体基板の前記第1主面側に形成されており、しかも、前記第1主面より前記半導体基板の内部に向けて形成された第2導電型のベース領域内に、そのオン動作時に前記第1導電型のチャネルを有する絶縁ゲート型トランジスタと、 前記第1主面上に形成されており且つ前記第1主面において前記絶縁ゲート型トランジスタの前記ベース領域と接触する第1主電極と、 前記半導体基板の前記第2主面上に形成されており且つ前記絶縁ゲート型トランジスタに対向する前記第1導電型の第1半導体層と、 前記半導体基板の前記第2主面上に形成されており且つ前記絶縁ゲート型トランジスタに対向する前記第2導電型の第2半導体層と、 前記第1半導体層上及び前記第2半導体層上に形成された第2主電極とを備えており、 前記第2主電極と、前記第1半導体層及び前記第2半導体層との界面は、前記第1主面と平行であり、 前記第1主面と前記界面との間の厚みは200μm以下であり、 前記第1半導体層及び前記第2半導体層の各々の厚みは共に2μm以下であることを特徴とする、 絶縁ゲート型バイポーラトランジスタ。
IPC (2)：
H01L29/78 ,  H01L21/336
FI (5)：
H01L29/78 655D ,  H01L29/78 652G ,  H01L29/78 653A ,  H01L29/78 657A ,  H01L29/78 658A
Patent cited by the Patent：
Cited by applicant (5)
Show all
Cited by examiner (10)
Show all

Return to Previous Page

TOP

BOTTOM