Pat
J-GLOBAL ID：200903052752273664

磁気メモリ及び磁気メモリ製造方法

Inventor：
菊田 邦子

About 菊田 邦子

, 
志村 健一

About 志村 健一


Applicant, Patent owner：
日本電気株式会社

About 日本電気株式会社


Agent (1)： 工藤 実
Gazette classification：公開公報
Application number (International application number)：2002359593
Publication number (International publication number)：2004193346
Application date： Dec. 11, 2002
Publication date： Jul. 08, 2004
Summary：
【課題】磁気メモリの書き込みの際、書き込み電流を低減でき、磁気メモリの消費電力を低減可能な磁気メモリを提供する。【解決手段】基板10、第1絶縁膜5、複数の第1信号線2、複数のメモリセル1、第1層間絶縁膜6、第2絶縁膜4及び複数の第2信号線3を備える磁気メモリを用いる。第1絶縁膜5は、基板10上に設けられる。第1信号線2は、第1絶縁膜5に埋め込まれ第1方向に延伸する。メモリセル1は、第1信号線2上の第2信号線3と交差する位置に設けられ、記憶されるデータに応じて磁化方向が反転する自発磁化を有する。第1層間絶縁膜6は、第1絶縁膜5及び第1信号線2上に、メモリセル1を囲む。第2絶縁膜4は、第1層間絶縁膜6上に設けられる。第2信号線3は、第2絶縁膜10に埋め込まれ、第1方向に垂直な第2方向に延伸する。第1絶縁膜5及び第2絶縁膜4は、高透磁率磁性材料を含む。【選択図】 図1
Claim (excerpt)：
基板と、 前記基板の上面側に設けられた第1絶縁膜と、 前記第1絶縁膜に埋め込まれ、第1方向に延伸するように設けられた複数の第1信号線と、 前記複数の第1信号線の各々の上に設けられ、記憶されるデータに応じて磁化方向が反転する自発磁化を有する磁気抵抗素子をそれぞれに含む複数のメモリセルと、 前記第1絶縁膜及び前記複数の第1信号線の上に、前記複数のメモリセルを囲むように設けられた第1層間絶縁膜と、 前記第1層間絶縁膜の上に設けられた第2絶縁膜と、 前記第2絶縁膜に埋め込まれ、前記第1方向に実質的に垂直な第2方向に延伸するように設けられた複数の第2信号線と、 を具備し、 前記第1絶縁膜及び前記第2絶縁膜のうちの少なくとも一方は、高透磁率磁性材料を含み、 前記複数のメモリセルの各々は、前記複数の第1信号線と前記複数の第2信号線とが交差する位置のそれぞれに設けられている 磁気メモリ。
IPC (3)：
H01L27/105 ,  G11C11/15 ,  H01L43/08
FI (3)：
H01L27/10 447 ,  G11C11/15 120 ,  H01L43/08 Z
F-Term (10)：
5F083FZ10 ,  5F083GA05 ,  5F083JA39 ,  5F083JA56 ,  5F083JA60 ,  5F083LA03 ,  5F083LA04 ,  5F083LA05 ,  5F083PR23 ,  5F083PR40
Patent cited by the Patent：
Cited by examiner (10)
Show all

Return to Previous Page

TOP

BOTTOM