Pat
J-GLOBAL ID:200903059627048530
不揮発性半導体メモリ装置および電荷注入方法
Inventor:
Applicant, Patent owner:
Agent (1):
佐藤 隆久
Gazette classification:公開公報
Application number (International application number):2002003242
Publication number (International publication number):2003204000
Application date: Jan. 10, 2002
Publication date: Jul. 18, 2003
Summary:
【要約】【課題】 微細化されたFG型NANDメモリセルアレイでは、近接セル間で電位干渉が生じ、動作が不安定になり、場合によっては誤動作する。【解決手段】 メモリトランジスタ(M11a等)のチャネルが形成される第1導電型半導体(PウェルW)とゲート電極(ワード線WL11等)との間に積層され、平面的に離散化された電荷蓄積手段(キャリアトラップ)を内部に含む複数の誘電体膜からなる積層膜MGDが形成されている。その書き込み又は消去時に、選択されたメモリトランジスタの電荷蓄積手段に、バンド間トンネリングに起因して発生したホールがソース線側とビット線側の双方の不純物領域S/Dから注入されるように、ビット線BLa、ソース線SL、ワード線(WL11等)およびセレクトトランジスタSG11,SG12のゲートの各電位を制御するバイアス供給回路(不図示)を有している。
Claim (excerpt):
ビット線とソース線との間にそれぞれセレクトトランジスタを介して複数のメモリトランジスタが直列接続されてなるメモリブロックをマトリックス状に複数配置させてメモリアレイが構成され、メモリセルアレイ内で行方向の複数のメモリトランジスタのゲート電極がワード線により共有され、メモリトランジスタのチャネルが形成される第1導電型半導体のワード線間を中心とした表面領域に第2導電型半導体からなる不純物領域が形成され、ワード線、ビット線およびソース線から供給された電圧により電気的にデータのプログラムが行われる不揮発性半導体メモリ装置であって、第1導電型半導体とゲート電極との間に積層され、平面的に離散化された電荷蓄積手段を内部に含む複数の誘電体膜からなる積層膜が形成され、メモリトランジスタの書き込み又は消去時に、選択されたメモリトランジスタの電荷蓄積手段に、バンド間トンネリングに起因して発生したホールがソース線側とビット線側の双方の不純物領域から注入されるように、ビット線、ソース線、ワード線およびセレクトトランジスタのゲートの各電位を制御するバイアス供給回路を有した不揮発性半導体メモリ装置。
IPC (7):
H01L 21/8247
, G11C 16/02
, G11C 16/04
, H01L 27/10 491
, H01L 27/115
, H01L 29/788
, H01L 29/792
FI (6):
H01L 27/10 491
, H01L 29/78 371
, H01L 27/10 434
, G11C 17/00 611 E
, G11C 17/00 612 E
, G11C 17/00 622 E
F-Term (49):
5B025AA01
, 5B025AC01
, 5B025AD04
, 5B025AD08
, 5B025AD09
, 5B025AE08
, 5F083EP07
, 5F083EP09
, 5F083EP18
, 5F083EP22
, 5F083EP33
, 5F083EP34
, 5F083EP63
, 5F083EP68
, 5F083EP76
, 5F083ER09
, 5F083ER11
, 5F083ER22
, 5F083GA11
, 5F083HA02
, 5F083JA04
, 5F083JA05
, 5F083JA35
, 5F083JA39
, 5F083JA40
, 5F083JA53
, 5F083KA06
, 5F083KA13
, 5F083MA06
, 5F083MA20
, 5F083PR12
, 5F083PR13
, 5F083PR15
, 5F101BA16
, 5F101BA45
, 5F101BA54
, 5F101BB02
, 5F101BC02
, 5F101BD07
, 5F101BD10
, 5F101BD22
, 5F101BD30
, 5F101BD34
, 5F101BD36
, 5F101BE02
, 5F101BE05
, 5F101BE07
, 5F101BH03
, 5F101BH06
Patent cited by the Patent:
Cited by examiner (8)
-
不揮発性半導体記憶装置及びその読み出し方法
Gazette classification:公開公報
Application number:特願平10-193077
Applicant:ソニー株式会社
-
不揮発性半導体記憶装置
Gazette classification:公開公報
Application number:特願平6-207565
Applicant:株式会社東芝
-
半導体記憶装置及びその使用方法
Gazette classification:公開公報
Application number:特願平11-294199
Applicant:富士通株式会社
-
不揮発性半導体メモリ及びその製造方法
Gazette classification:公開公報
Application number:特願平10-340387
Applicant:株式会社東芝
-
不揮発性記憶装置およびその駆動方法、ならびに製造方法
Gazette classification:公開公報
Application number:特願平4-324483
Applicant:ローム株式会社
-
不揮発性半導体記憶装置
Gazette classification:公開公報
Application number:特願平9-054906
Applicant:三菱電機株式会社
-
自動整合プログラミングおよび消去領域を備えたNROMセル
Gazette classification:公開公報
Application number:特願2000-306999
Applicant:サイファン・セミコンダクターズ・リミテッド
-
不揮発性半導体記憶装置
Gazette classification:公開公報
Application number:特願平9-138965
Applicant:ソニー株式会社
Show all
Return to Previous Page