Pat
J-GLOBAL ID：200903068390797450

電気回路検査用マイクロプローブの製造方法

Inventor：
ナワラゲ フローレンス クーレイ

About ナワラゲ フローレンス クーレイ


Applicant, Patent owner：
富士通株式会社

About 富士通株式会社


Agent (1)： 伊東 忠彦
Gazette classification：公開公報
Application number (International application number)：2002234858
Publication number (International publication number)：2004077183
Application date： Aug. 12, 2002
Publication date： Mar. 11, 2004
Summary：
【課題】検査対象の配線基板表面とプローブ基板表面の平行度に拘わらず、配線基板の表面電極とプローブ基板のプローブピンとの良好な電気接触を確保し、微細なピッチに対応した電気回路検査用マイクロプローブの製造方法を提供する。【解決手段】マイクロプローブの製造方法は、配線パターンが形成された基板上に樹脂材を塗布して乾燥させ、露光現像後、熱溶融させてドーム状の形状を有する樹脂層を形成する工程と、ドーム状の樹脂層を硬化させた基板上に金属めっきを行い、ドーム状の樹脂層を覆う金属シード層を形成する工程と、金属シード層上にレジストを形成し、露光現像後、選択的に金属厚付する工程と、レジストを剥離し、金属厚付した金属シード層をエッチングする工程と、ドーム状の樹脂層を除去してプローブピンを形成する工程とを有する。【選択図】 図3
Claim (excerpt)：
微細なピッチを有する複数の電気回路検査用マイクロプローブを一括して基板上に形成するマイクロプローブの製造方法において、 配線パターンが形成された基板上に樹脂材を塗布して乾燥させ、露光現像後、熱溶融させてドーム状の形状を有する樹脂層を形成する工程と、 前記ドーム状の樹脂層を硬化させた前記基板上に金属めっきを行い、前記ドーム状の樹脂層上に金属シード層を成膜する工程と、 前記金属シード層上にレジストを形成し、露光現像後、選択的に金属厚付する工程と、 前記レジストを剥離し、前記金属厚付した金属シード層をエッチングする工程と、 前記ドーム状の樹脂層を除去してプローブピンを形成する工程と、 を有することを特徴とするマイクロプローブの製造方法。
IPC (3)：
G01R1/073 ,  G01R31/26 ,  H01L21/66
FI (3)：
G01R1/073 E ,  G01R31/26 J ,  H01L21/66 B
F-Term (19)：
2G003AA07 ,  2G003AA10 ,  2G003AB01 ,  2G003AB18 ,  2G003AG03 ,  2G003AG04 ,  2G003AH05 ,  2G011AA15 ,  2G011AA16 ,  2G011AA21 ,  2G011AB01 ,  2G011AB06 ,  2G011AC14 ,  2G011AE03 ,  2G011AE22 ,  4M106AA01 ,  4M106AA02 ,  4M106AA04 ,  4M106DD30
Patent cited by the Patent：
Cited by applicant (8)
Show all
Cited by examiner (2)

Return to Previous Page

TOP

BOTTOM