Pat
J-GLOBAL ID：200903078287609854

半導体装置及びその製造方法

Inventor：
今井 聖支

About 今井 聖支

, 
四戸 孝

About 四戸 孝

, 
畠山 哲夫

About 畠山 哲夫


Applicant, Patent owner：
株式会社東芝

About 株式会社東芝


Agent (1)： 三好 秀和 (外7名)
Gazette classification：公開公報
Application number (International application number)：2002261957
Publication number (International publication number)：2003158259
Application date： Sep. 06, 2002
Publication date： May. 30, 2003
Summary：
【要約】【課題】 耐圧、漏れ電流等の逆方向特性を損なうことなく、順方向のオン電圧を効果的に引き下げることができる半導体装置及びその製造方法を提供する。【解決手段】 炭化珪素基板の上面にシリコン膜を形成し、その上に高融点金属膜を化学量論的組成比が1:2(=高融点金属:シリコン)となるように形成する。そして、真空または不活性ガスの雰囲気の600乃至1100°Cの温度で加熱処理を施して、シリコン膜と高融点金属膜とのシリサイド反応のみから、シリサイド膜を生成する。シリサイド膜の生成において、炭化珪素基板内のシリコン原子は消費されず、組成変化が急峻なショットキーコンタクトが形成される。
Claim (excerpt)：
第1導電型高抵抗の炭化珪素基板と、前記炭化珪素基板の上部に形成された第2導電型領域と、前記炭化珪素基板の上部において前記第2導電型領域の外側に形成された第2導電型の接合終端領域と、前記炭化珪素基板の上部において前記接合終端領域の外側に形成された第1導電型低抵抗の空乏層制限領域と、前記第2導電型領域及び前記接合終端領域に接続され、且つ当該接合終端領域の内側に表出した前記炭化珪素基板の上面にショットキー接続された、少なくともショットキー接続界面に配置された高融点金属のシリサイド膜を有するアノード電極と、前記空乏層制限領域にオーミック接続された空乏層制限電極と、前記炭化珪素基板の下面にオーミック接続されたカソード電極とを有することを特徴とする半導体装置。
IPC (5)：
H01L 29/47 ,  H01L 21/331 ,  H01L 29/73 ,  H01L 29/80 ,  H01L 29/872
FI (3)：
H01L 29/48 D ,  H01L 29/80 V ,  H01L 29/72 Z
F-Term (42)：
4M104AA03 ,  4M104BB20 ,  4M104BB21 ,  4M104BB24 ,  4M104BB25 ,  4M104BB26 ,  4M104BB27 ,  4M104BB28 ,  4M104CC01 ,  4M104CC03 ,  4M104DD34 ,  4M104DD37 ,  4M104DD84 ,  4M104FF35 ,  4M104GG03 ,  4M104GG06 ,  4M104GG12 ,  5F003BA92 ,  5F003BA93 ,  5F003BB02 ,  5F003BE02 ,  5F003BH07 ,  5F003BH99 ,  5F003BM01 ,  5F003BP33 ,  5F003BP42 ,  5F003BP93 ,  5F102FA01 ,  5F102FA03 ,  5F102FB01 ,  5F102GB04 ,  5F102GC07 ,  5F102GC09 ,  5F102GD04 ,  5F102GJ02 ,  5F102GL02 ,  5F102GR07 ,  5F102HC01 ,  5F102HC07 ,  5F102HC11 ,  5F102HC16 ,  5F102HC21
Patent cited by the Patent：
Cited by applicant (1) Cited by examiner (17)
Show all
Article cited by the Patent：
Cited by examiner (2)

Return to Previous Page

TOP

BOTTOM