Pat

J-GLOBAL ID：200903078339284568

半導体装置およびその製造方法

Clips

Inventor： 若林 整 ,  齋藤 幸重
Applicant, Patent owner： 日本電気株式会社
Agent (1)： 京本 直樹 (外2名)
Gazette classification：公開公報
Application number (International application number)：2000013428
Publication number (International publication number)：2001203276
Application date： Jan. 21, 2000
Publication date： Jul. 27, 2001
Summary：

【要約】【課題】高融点金属の窒化物を含んでなるメタルゲート電極において、少なくともnチャネル型MISFETのしきい値電圧の上昇を抑制する。【解決手段】pチャネル型MISFETのゲート電極109は窒化チタン膜106にタングステン膜107が積層してなり、nチャネル型MISFETのゲート電極110は窒化チタン膜106aにタングステン膜107が積層してなる。窒化チタン膜106aは、窒化チタン膜106に窒素イオンの注入が行なわれ、仕事関数が小さくなる。

Claim (excerpt)：

シリコン基板の表面には、素子分離領域により分離されたn型ウェルとp型ウェルとが設けられ、該n型ウェルの表面には第1のゲート電極を有したpチャネル型MISFETが設けられ、該pウェルの表面には第2のゲート電極を有したnチャネル型MISFETが設けられ、該第1および第2のゲート電極の側面はそれぞれ絶縁膜からなるサイドウォール・スペーサにより覆われており、第1のゲート酸化膜を介して前記n型ウェルの表面に設けられた前記第1のゲート電極は、該第1のゲート酸化膜の表面を直接に覆う第1の高融点金属の窒化物からなる第1の導電体膜と、該第1の導電体膜の表面に設けられた第2の高融点金属膜とから構成されて、第2のゲート酸化膜を介して前記n型ウェルの表面に設けられた前記第2のゲート電極は、前記第1の導電体膜より窒素の含有率の高い前記第1の高融点金属の窒化物からなり,該第2のゲート酸化膜の表面を直接に覆う第2の導電体膜と、該第2の導電体膜の表面に設けられた金属膜とから構成されていることを特徴とする半導体装置。

IPC (3)：

H01L 21/8238 ,  H01L 27/092 ,  H01L 21/28 301

FI (3)：

H01L 21/28 301 R ,  H01L 27/08 321 D ,  H01L 27/08 321 E

F-Term (41)：

4M104AA01 ,  4M104BB04 ,  4M104BB20 ,  4M104BB25 ,  4M104BB30 ,  4M104BB32 ,  4M104BB33 ,  4M104CC05 ,  4M104DD03 ,  4M104DD04 ,  4M104DD26 ,  4M104DD37 ,  4M104DD43 ,  4M104DD64 ,  4M104DD65 ,  4M104DD66 ,  4M104DD71 ,  4M104DD82 ,  4M104DD84 ,  4M104DD88 ,  4M104FF06 ,  4M104FF13 ,  4M104FF18 ,  4M104GG09 ,  4M104GG10 ,  4M104GG14 ,  4M104HH20 ,  5F048AA00 ,  5F048AC03 ,  5F048BB09 ,  5F048BB10 ,  5F048BB12 ,  5F048BB14 ,  5F048BB16 ,  5F048BB18 ,  5F048BC05 ,  5F048BC06 ,  5F048BE03 ,  5F048BF06 ,  5F048BG14 ,  5F048DA25

Patent cited by the Patent：

Cited by examiner (2)

• 窒化チタン膜形成方法
  Gazette classification：公開公報   Application number：特願平8-005239   Applicant：ヒュンダイエレクトロニクスインダストリーズカムパニーリミテッド
• バリアメタル層の形成方法
  Gazette classification：公開公報   Application number：特願平6-011870   Applicant：日本電気株式会社