Pat
J-GLOBAL ID:200903094031457041

半導体装置

Inventor:
Applicant, Patent owner:
Agent (2): 小野 由己男 ,  堀川 かおり
Gazette classification:公開公報
Application number (International application number):2004207951
Publication number (International publication number):2005136379
Application date: Jul. 15, 2004
Publication date: May. 26, 2005
Summary:
【課題】 反射率の低下を抑え、光出力の低下を防止しながら、さらに半導体装置やパッケージ成形体における構成部材の剥離を防止することができ、高寿命化及び高信頼性を確保することができる半導体装置を提供することを目的とする。【解決手段】底部に金属基体11、12が露出したパッケージ成形体19と、パッケージ成形体19の底部の金属基体11、12上に載置されたサブマウント基板18と、パッケージ成形体19の底部及び側面を被覆するコーティング部材17と、サブマウント基板18上に載置された半導体素子15とを備えてなり、パッケージ成形体19の底部において露出した銀ならびに金メッキを除く金属基体11、12の表面が、少なくともサブマウント基板18及び/又はコーティング部材17により被覆され、かつコーティング部材17が半導体素子15に非接触状態で配置してなる半導体装置。【選択図】 図1
Claim (excerpt):
底部に金属基体が露出したパッケージ成形体と、 該パッケージ成形体の底部の金属基体上に位置するサブマウント基板と、 前記パッケージ成形体の底部及び側面を被覆するコーティング部材と、 前記サブマウント基板上に載置された半導体素子とを備えてなり、 前記パッケージ成形体の底部において露出した金属基体の表面が、少なくとも前記サブマウント基板及び/又はコーティング部材により被覆され、かつ前記コーティング部材が半導体素子に非接触状態で配置してなることを特徴とする半導体装置。
IPC (1):
H01L33/00
FI (1):
H01L33/00 N
F-Term (12):
5F041AA04 ,  5F041AA43 ,  5F041DA04 ,  5F041DA07 ,  5F041DA12 ,  5F041DA16 ,  5F041DA20 ,  5F041DA36 ,  5F041DA44 ,  5F041DA45 ,  5F041DA74 ,  5F041DA75
Patent cited by the Patent:
Cited by applicant (2) Cited by examiner (7)
Show all

Return to Previous Page