Pat
J-GLOBAL ID:200903094349466775

半導体装置及びその製造方法

Inventor:
Applicant, Patent owner:
Agent (1): 前田 弘 (外7名)
Gazette classification:公開公報
Application number (International application number):2002202147
Publication number (International publication number):2003133550
Application date: Jul. 11, 2002
Publication date: May. 09, 2003
Summary:
【要約】【課題】 直接トンネル電流が流れる程度に薄膜化されたゲート絶縁膜におけるゲート電極からのドーパント原子の基板への拡散を防止すると共に、ゲートリーク電流を低減できるようにする。【解決手段】 第1の素子形成領域51及び第2の素子形成領域52に区画された半導体基板11上に、酸化膜からなる第1のゲート絶縁膜13Aを形成する。次に、第1のゲート絶縁膜13Aの第2の素子形成領域52に含まれる部分を除去し、半導体基板11に対して酸窒化性雰囲気で熱処理を行なうことにより、第2の素子形成領域52上に膜厚が第1のゲート絶縁膜13Aよりも小さい酸窒化膜からなる第2のゲート絶縁膜15Bを形成する。次に、第1のゲート絶縁膜13B及び第2のゲート絶縁膜15Bを窒素プラズマに暴露することにより、窒素原子をさらに導入された第1のゲート絶縁膜13C及び第2のゲート絶縁膜15Cを形成する。
Claim (excerpt):
半導体基板の上に形成されたゲート絶縁膜と、前記ゲート絶縁膜の上に形成されたゲート電極とを備え、前記ゲート絶縁膜は窒素が導入され、その窒素濃度は前記ゲート絶縁膜の表面付近又は膜厚方向の中央付近に第1のピークを持つことを特徴とする半導体装置。
IPC (4):
H01L 29/78 ,  H01L 21/318 ,  H01L 21/8234 ,  H01L 27/088
FI (3):
H01L 21/318 C ,  H01L 29/78 301 G ,  H01L 27/08 102 C
F-Term (47):
5F048AA05 ,  5F048AA07 ,  5F048AC01 ,  5F048AC03 ,  5F048BA01 ,  5F048BB05 ,  5F048BB09 ,  5F048BB11 ,  5F048BB12 ,  5F048BB16 ,  5F048BB17 ,  5F048BC06 ,  5F048BD04 ,  5F048BE03 ,  5F048BG01 ,  5F048BG13 ,  5F058BA05 ,  5F058BD01 ,  5F058BD04 ,  5F058BD15 ,  5F058BF55 ,  5F058BF62 ,  5F058BF64 ,  5F058BH02 ,  5F058BH16 ,  5F058BJ04 ,  5F140AA24 ,  5F140AA28 ,  5F140AB03 ,  5F140AC01 ,  5F140BA01 ,  5F140BB16 ,  5F140BC06 ,  5F140BD09 ,  5F140BD17 ,  5F140BE02 ,  5F140BE06 ,  5F140BE07 ,  5F140BE08 ,  5F140BE14 ,  5F140BE17 ,  5F140BF04 ,  5F140BG28 ,  5F140BG37 ,  5F140BH15 ,  5F140CB04 ,  5F140CB08
Patent cited by the Patent:
Cited by examiner (9)
Show all

Return to Previous Page