Pat

J-GLOBAL ID：201203021909003006

トンネルトランジスタの製造方法

Inventor： 森 貴洋 ,  堀川 剛
Applicant, Patent owner： 独立行政法人産業技術総合研究所
Gazette classification：公開公報
Application number (International application number)：2011067536
Publication number (International publication number)：2012204583
Application date： Mar. 25, 2011
Publication date： Oct. 22, 2012
Summary：

【課題】1回のリソグラフィ工程によりセルフアラインでトンネルトランジスタを製造する方法を提供する。【解決手段】ゲート絶縁膜及びゲート電極が積層された半導体基板上に第1の絶縁膜を形成しリソグラフィにより第1の絶縁膜の端部に第1の絶縁膜とは薬品選択性が異なりゲート電極位置を画定する第2の絶縁膜を形成する工程と、第1及び第2の絶縁膜をマスクにゲート電極の一端を画定する工程と、第1及び第2の絶縁膜をマスクにして第1導電型不純物を半導体基板に導入しソースを形成する工程と、半導体基板全面に第1の絶縁膜とは薬品選択性が異なる第3の絶縁膜を被覆する工程と、該第3の絶縁膜の一部を除去することにより該第1の絶縁膜を選択的に除去する工程と、第2及び第3の絶縁膜をマスクにしてゲート電極を形成した後、第2導電型不純物を半導体基板に導入しドレインを形成する工程を含むトンネルトランジスタの製造方法。【選択図】図8

Claim (excerpt)：

ゲート絶縁膜となる層及びゲート電極となる層が積層された半導体基板上に第1の膜を形成しリソグラフィにより第2の膜の形成位置を画定する工程と、第1の膜の端部に第1の膜とは薬品選択性が異なりゲート電極位置を画定する第2の膜を形成する工程と、第1及び第2の膜をマスクにゲート絶縁膜となる層及びゲート電極となる層を選択的に除去してゲート絶縁膜及びゲート電極の一端を画定する工程と、第1及び第2の膜をマスクにして第1導電型又は第2導電型の不純物を半導体基板に導入しソース又はドレインを形成する工程と、半導体基板全面に第1の膜とは薬品選択性が異なる第3の膜を被覆する工程と、該第3の膜の一部を除去することにより第1の膜の表面を露出する工程と、該第1の膜を選択的に除去する工程と、第2及び第3の膜をマスクにしてゲート絶縁膜となる層及びゲート電極となる層を選択的に除去し、ゲート絶縁膜及びゲート電極を形成した後、第2導電型又は第1導電型の不純物を半導体基板に導入しドレイン又はソースを形成する工程を含むことを特徴とするトンネルトランジスタの製造方法。

IPC (5)：

H01L 29/78 ,  H01L 21/336 ,  H01L 21/266 ,  H01L 21/265 ,  H01L 29/66

FI (5)：

H01L29/78 301J ,  H01L29/78 301F ,  H01L21/265 M ,  H01L21/265 604M ,  H01L29/66 T

F-Term (27)：

5F140AA40 ,  5F140AC12 ,  5F140AC16 ,  5F140BA01 ,  5F140BB05 ,  5F140BD13 ,  5F140BE09 ,  5F140BF10 ,  5F140BF11 ,  5F140BF14 ,  5F140BG20 ,  5F140BG22 ,  5F140BG28 ,  5F140BG30 ,  5F140BG38 ,  5F140BG39 ,  5F140BG45 ,  5F140BG58 ,  5F140BH18 ,  5F140BJ01 ,  5F140BJ08 ,  5F140BK13 ,  5F140BK14 ,  5F140BK34 ,  5F140BK39 ,  5F140CE07 ,  5F140CE20

Patent cited by the Patent：

Cited by examiner (11)

• 半導体装置の製造方法
  Gazette classification：公開公報   Application number：特願平10-017349   Applicant：ソニー株式会社
• ゲートトンネル障壁を持つトンネル電界効果トランジスタ
  Gazette classification：公開公報   Application number：特願2008-057424   Applicant：アンテルユニヴェルシテール・ミクロ-エレクトロニカ・サントリュム・ヴェー・ゼッド・ドゥブルヴェ, カトリーケ・ウニフェルジテイト・ルーベン・カー・イュー・ルーベン・リサーチ・アンド・ディベロップメント
• 半導体装置及びその製造方法
  Gazette classification：公開公報   Application number：特願平5-174052   Applicant：日本鋼管株式会社
• 半導体装置およびその製造方法
  Gazette classification：公開公報   Application number：特願平7-247800   Applicant：富士フイルムマイクロデバイス株式会社, 富士写真フイルム株式会社
• 特開平3-023673
  
• 半導体装置とその製造方法
  Gazette classification：公開公報   Application number：特願2006-280187   Applicant：富士通株式会社
• 半導体素子と半導体装置
  Gazette classification：公開公報   Application number：特願2004-336048   Applicant：株式会社東芝
• 半導体装置およびその製造方法
  Gazette classification：公開公報   Application number：特願2005-363813   Applicant：株式会社東芝
• 特許第6605845号
  
• 特許第6828202号
  
• 高量子効率のための角度を持たせたピンフォトダイオードとその製法
  Gazette classification：公表公報   Application number：特願2006-521879   Applicant：マイクロンテクノロジーインコーポレイテッド

Article cited by the Patent：

Cited by examiner (1)

• Tunneling Field-Effect Transistor: Capacitance Components and Modeling