Pat
J-GLOBAL ID：201303087929335321

ガリウム窒化物又は他の窒化物ベースの半導体デバイスの裏側応力補償

Inventor：
ジャマール ラムダニ

About ジャマール ラムダニ


Applicant, Patent owner：
ナショナル セミコンダクター コーポレーション

About ナショナル セミコンダクター コーポレーション


Agent (1)： 片寄 恭三
Gazette classification：公表公報
Application number (International application number)：2012543145
Publication number (International publication number)：2013513944
Application date： Nov. 30, 2010
Publication date： Apr. 22, 2013
Summary：
半導体基板(102)の第1の側の上に応力補償層(104)を形成すること(302)と、前記基板の第2の側の上にIII族窒化物層(108a、108b、110、112)を形成すること(304)を含む方法。III族窒化物層により前記基板上につくられる応力が、前記応力補償層により前記基板上につくられる応力によって少なくとも部分的に低減される(306)。前記応力補償層を形成することが、非晶質又は微結晶材料から応力補償層を形成することを含み得る。また、この方法は、前記基板の前記第2の側の上の一つ又は複数の層(106〜114)の後続の形成の間、前記非晶質又は微結晶材料を結晶化することを含み得る。前記非晶質又は微結晶材料の結晶化は、前記III族窒化物層の後続の形成の間及び/又はアニールプロセスの間に成され得る。前記非晶質又は微結晶材料は、前記基板上につくる応力が全くないか又は量が小さく、前記結晶化した材料が前記基板上に一層大きな応力をつくり得る。
Claim (excerpt)：
方法であって、 半導体基板の第1の側の上に応力補償層を形成すること、及び、 前記半導体基板の第2の側の上にIII族窒化物層を形成すること、 を含み、 前記III族窒化物層により前記半導体基板上につくられる応力が、前記応力補償層により前記半導体基板上につくられる応力によって少なくとも部分的に低減される、 方法。
IPC (4)：
H01L 21/205 ,  H01L 21/338 ,  H01L 29/778 ,  H01L 29/812
FI (2)：
H01L21/205 ,  H01L29/80 H
F-Term (21)：
5F045AA04 ,  5F045AB14 ,  5F045AB17 ,  5F045AF03 ,  5F045CA07 ,  5F045DA52 ,  5F045DA53 ,  5F045DA69 ,  5F102GB01 ,  5F102GC01 ,  5F102GD01 ,  5F102GJ02 ,  5F102GJ03 ,  5F102GJ10 ,  5F102GK04 ,  5F102GK08 ,  5F102GL04 ,  5F102GM04 ,  5F102GQ01 ,  5F102GR01 ,  5F102HC01
Patent cited by the Patent：
Cited by examiner (16)
Show all

Return to Previous Page

TOP

BOTTOM