Pat
J-GLOBAL ID:201503040053556110

ダイヤモンドの基板にMOS積層体を製造する方法

Inventor:
Applicant, Patent owner:
Agent (2): 河野 英仁 ,  河野 登夫
Gazette classification:公表公報
Application number (International application number):2014548159
Publication number (International publication number):2015508569
Application date: Dec. 20, 2012
Publication date: Mar. 19, 2015
Summary:
【解決手段】本発明は、絶縁領域(7) によって単結晶ダイヤモンドの半導体基板(2) から絶縁された導電性のゲート(9) を備えた構成要素を製造する方法であって、半導体基板の水素表面終端を酸素表面終端に置換するように半導体基板(2) の表面を酸化させるステップa)と、半導体基板(2) の表面に原子層堆積法(ALD )の繰り返しによって絶縁領域(7) を形成するステップb)とを有する方法に関する。
Claim (excerpt):
絶縁領域(7) によって単結晶ダイヤモンドの半導体基板(2) から絶縁された導電性のゲート(9) を備えた構成要素を製造する方法であって、 前記半導体基板(2) の表面を酸化させて、前記半導体基板の水素表面終端を酸素表面終端に置換するステップa)、及び、 前記半導体基板(2) の表面に原子層堆積法(ALD )によって絶縁領域(7) を形成するステップb) を有することを特徴とする方法。
IPC (7):
H01L 21/336 ,  H01L 29/78 ,  C30B 29/04 ,  C23C 16/455 ,  C23C 16/40 ,  C01B 31/06 ,  H01L 21/316
FI (7):
H01L29/78 301B ,  C30B29/04 E ,  C23C16/455 ,  C23C16/40 ,  C01B31/06 Z ,  H01L21/316 A ,  H01L21/316 X
F-Term (48):
4G077AA02 ,  4G077AA03 ,  4G077AB10 ,  4G077BA03 ,  4G077DB19 ,  4G077FH08 ,  4G077FJ06 ,  4G077FJ07 ,  4G077HA06 ,  4G077HA12 ,  4G146AA04 ,  4G146AB05 ,  4G146AC19B ,  4G146AD30 ,  4G146CB14 ,  4G146CB16 ,  4G146CB22 ,  4K030AA11 ,  4K030AA14 ,  4K030BA43 ,  4K030CA04 ,  4K030CA12 ,  4K030DA02 ,  4K030EA03 ,  4K030HA01 ,  4K030LA15 ,  5F058BA06 ,  5F058BA10 ,  5F058BA11 ,  5F058BC03 ,  5F058BD04 ,  5F058BE10 ,  5F058BF02 ,  5F058BF03 ,  5F058BF27 ,  5F058BF29 ,  5F058BF62 ,  5F058BF78 ,  5F058BJ04 ,  5F140AA40 ,  5F140AC39 ,  5F140BA04 ,  5F140BA16 ,  5F140BD11 ,  5F140BE01 ,  5F140BE09 ,  5F140BF01 ,  5F140BF05
Patent cited by the Patent:
Cited by examiner (6)
Show all
Article cited by the Patent:
Return to Previous Page