特許
J-GLOBAL ID：200903001579537053

不揮発性半導体メモリ

発明者：
中井 弘人

中井 弘人 について

, 
鈴木 隆

鈴木 隆 について


出願人/特許権者：
株式会社東芝

株式会社東芝 について


代理人 (1件)： 鈴江 武彦 (外6名)
公報種別：公開公報
出願番号（国際出願番号）：特願2000-086380
公開番号（公開出願番号）：特開2001-273798
出願日： 2000年03月27日
公開日（公表日）： 2001年10月05日
要約：
【要約】【課題】 製造後のテスト時間を短縮し、また、安価なテストシステムを用いることにより、コストを低減できる不揮発性半導体メモリを提供すること。【解決手段】 通常のアドレス入力では書き込みや消去が行えない、特殊な冗長ブロックであるROMブロックを設けている。そして、このROMブロック内に、不良ブロックアドレス情報を記憶させることを特徴としている。そのため、複数の不揮発性半導体メモリを同時にテストする際、書き込み/消去動作と同じく、読み出し動作も全チップ同時に行うことが出来る。この結果、テスト時間が短縮でき、また、フェイルメモリを持たない安価なテストシステムでテストを行うことが可能となるため、不揮発性半導体メモリのテストコストを削減できる。
請求項（抜粋）：
不揮発性のメモリセルがマトリックス配列され、通常の動作モードで消去可能な第1のブロック領域と、テスト時に不良と見なされた不良ブロックアドレス情報を記憶し、前記通常の動作モードでは消去不可能な第2のブロック領域とを有し、ページ単位で読み出しと書き込みが行われるメモリセルアレイと、通常動作モード時に前記第2のブロック領域を非活性化し、テストモード時に前記第2のブロック領域を活性化する選択手段と、テストモード時に前記第1のブロック領域中のメモリセルに内部ベリファイ動作により不良が検出されたときに、この不良ブロックアドレス情報を前記第2のブロック領域に自動的に記憶させるテスト手段とを具備することを特徴とする不揮発性半導体メモリ。
IPC (5件)：
G11C 29/00 673 ,  G11C 29/00 ,  G01R 31/28 ,  G06F 12/16 330 ,  G11C 17/00
FI (6件)：
G11C 29/00 673 B ,  G11C 29/00 673 P ,  G06F 12/16 330 A ,  G11C 17/00 D ,  G01R 31/28 B ,  G01R 31/28 V
Fターム (35件)：
2G032AA08 ,  2G032AB02 ,  2G032AC03 ,  2G032AD05 ,  2G032AH07 ,  2G032AK11 ,  2G032AL16 ,  5B003AA05 ,  5B003AB05 ,  5B003AD02 ,  5B003AD03 ,  5B003AD04 ,  5B003AD08 ,  5B003AE04 ,  5B018GA03 ,  5B018HA21 ,  5B018JA12 ,  5B018NA06 ,  5B018PA03 ,  5B018QA13 ,  5B018RA11 ,  5L106AA10 ,  5L106CC04 ,  5L106CC07 ,  5L106CC22 ,  5L106DD01 ,  5L106DD06 ,  5L106DD11 ,  5L106DD24 ,  9A001BB03 ,  9A001BB05 ,  9A001JJ45 ,  9A001KK37 ,  9A001KK54 ,  9A001LL05
引用特許：
審査官引用 (13件)
全件表示

前のページに戻る

TOP

BOTTOM