特許
J-GLOBAL ID：200903001654382516

電子デバイスおよびその製造方法

発明者：
筒江 誠

筒江 誠 について


出願人/特許権者：
松下電器産業株式会社

松下電器産業株式会社 について


代理人 (10件)： 前田 弘 ,  小山 廣毅 ,  竹内 宏 ,  嶋田 高久 ,  竹内 祐二 ,  今江 克実 ,  藤田 篤史 ,  二宮 克也 ,  原田 智雄 ,  井関 勝守
公報種別：公開公報
出願番号（国際出願番号）：特願2004-277087
公開番号（公開出願番号）：特開2006-093407
出願日： 2004年09月24日
公開日（公表日）： 2006年04月06日
要約：
【課題】 ダイシング時の損傷がシールリング及びチップ領域に達する危険性を低下させ、それにより電子デバイスの信頼性の低下を防ぐ。 【解決手段】 基板101上に層間絶縁膜106〜108の積層構造が形成されている。チップ領域102の層間絶縁膜106〜108には配線112、114、116が形成されていると共にビア111、113、115が形成されている。チップ領域102の周縁部における層間絶縁膜106〜108の積層構造に、該積層構造を貫通し且つチップ領域102を連続的に取り囲むシールリング104が形成されている。シールリング104の外側における層間絶縁膜106〜108の積層構造に該積層構造を貫通し且つシールリング104を不連続的に取り囲む応力吸収壁105が形成されている。【選択図】 図2
請求項（抜粋）：
基板におけるチップ領域に形成された素子と、 前記基板上に形成された複数の層間絶縁膜の積層構造と、 前記チップ領域における前記複数の層間絶縁膜のうちの少なくとも1つに形成された配線と、 前記チップ領域における前記複数の層間絶縁膜のうちの少なくとも1つに形成され且つ前記素子と前記配線とを接続するか又は前記配線同士を接続するプラグと、 前記チップ領域の周縁部における前記複数の層間絶縁膜の積層構造に該積層構造を貫通し且つ前記チップ領域を連続的に取り囲むように形成されたシールリングと、 前記シールリングの外側における前記複数の層間絶縁膜の積層構造に該積層構造を貫通し且つ前記シールリングを不連続的に取り囲むように形成された応力吸収壁とを備えていることを特徴とする電子デバイス。
IPC (2件)：
H01L 23/52 ,  H01L 21/320
FI (1件)：
H01L21/88 S
Fターム (16件)：
5F033HH11 ,  5F033JJ01 ,  5F033JJ11 ,  5F033KK11 ,  5F033KK19 ,  5F033MM02 ,  5F033PP27 ,  5F033PP28 ,  5F033QQ09 ,  5F033QQ11 ,  5F033QQ37 ,  5F033QQ48 ,  5F033VV01 ,  5F033VV03 ,  5F033XX19 ,  5F033XX34
引用特許：
出願人引用 (11件)
全件表示
審査官引用 (10件)
全件表示

前のページに戻る

TOP

BOTTOM