特許
J-GLOBAL ID：200903002958639056
インターポーザ、半導体チップユニットおよび半導体チップ積層モジュール、ならびに製造方法
発明者：
,
,
,
,
出願人/特許権者：
公報種別：公開公報
出願番号（国際出願番号）：特願2005-317216
公開番号（公開出願番号）：特開2007-123753
出願日： 2005年10月31日
公開日（公表日）： 2007年05月17日
要約：
【課題】 貫通電極を形成することなく半導体チップを積層実装することのできるインターポーザ、ならびにこのインターポーザを用いた半導体チップユニットおよび半導体チップ積層モジュールを提供する。【解決手段】 ベース基材31に設けられた貫通電極32、ベース基材31の第一主面に設けられた薄膜配線層33、および薄膜配線層33の第一主面に設けられたポスト電極34を備え、貫通電極32、薄膜配線層33、およびポスト電極34は互いに電気的接続されており、薄膜配線層33の第一主面におけるポスト電極34で囲まれた領域に搭載される半導体チップ1の表面端子電極14を、薄膜配線層33の表面電極パッドと接合させ、薄膜配線層33を通して再配線して、ポスト電極34に電気的接続し、さらにこのポスト電極34から、ベース基材31の貫通電極32を通して再配線して、ベース基材31の第二主面に設けられた端子電極35に電気的接続する。【選択図】 図1
請求項（抜粋）：
ベース基材に設けられた貫通電極、
ベース基材の第一主面に設けられた薄膜配線層、および
薄膜配線層の第一主面に設けられたポスト電極を備え、
貫通電極、薄膜配線層、およびポスト電極は互いに電気的接続されており、
薄膜配線層の第一主面に搭載される半導体チップの表面端子電極を、薄膜配線層の表面電極パッドと接合させ、薄膜配線層を通して再配線して、ポスト電極に電気的接続し、さらにこのポスト電極から、ベース基材の貫通電極を通して再配線して、ベース基材の第一主面とは反対側の第二主面に設けられた端子電極に電気的接続することを特徴とするインターポーザ。
IPC (4件)：
H01L 23/12
, H01L 25/10
, H01L 25/11
, H01L 25/18
H01L23/12 501B
, H01L25/14 Z
出願人引用 (5件)
全件表示
審査官引用 (6件)
全件表示
前のページに戻る
