特許
J-GLOBAL ID:200903003674906581
半導体装置の製造方法
発明者:
出願人/特許権者:
代理人 (1件):
松隈 秀盛
公報種別:公開公報
出願番号(国際出願番号):特願2001-010442
公開番号(公開出願番号):特開2002-217193
出願日: 2001年01月18日
公開日(公表日): 2002年08月02日
要約:
【要約】【課題】 窒化シリコン膜の水素含有量を低減化し、成膜温度を低温化することによって、不純物のシリコン基板突き抜けや、シリサイドの凝集を回避して、特性の安定した半導体装置を製造する。【解決手段】 窒化シリコン膜の成膜工程を有する半導体装置の製造方法であって、この窒化シリコン膜例えばゲートサイドウォール14、エッチングストッパ層20を、触媒CVD法により成膜する。
請求項(抜粋):
窒化シリコン膜の成膜工程を有する半導体装置の製造方法であって、上記窒化シリコン膜を、触媒化学的気相成長法により成膜することを特徴とする半導体装置の製造方法。
IPC (5件):
H01L 21/318
, H01L 21/28 301
, H01L 21/768
, H01L 29/78
, H01L 21/336
FI (5件):
H01L 21/318 B
, H01L 21/28 301 S
, H01L 21/90 K
, H01L 29/78 301 P
, H01L 29/78 301 Y
Fターム (112件):
4M104AA01
, 4M104BB01
, 4M104BB02
, 4M104BB18
, 4M104BB20
, 4M104BB21
, 4M104BB22
, 4M104BB25
, 4M104CC01
, 4M104CC05
, 4M104DD02
, 4M104DD16
, 4M104DD17
, 4M104DD34
, 4M104DD43
, 4M104DD64
, 4M104DD72
, 4M104DD80
, 4M104DD84
, 4M104EE05
, 4M104EE09
, 4M104EE17
, 4M104FF14
, 4M104GG09
, 4M104GG10
, 4M104GG14
, 4M104HH04
, 4M104HH11
, 4M104HH13
, 4M104HH15
, 4M104HH20
, 5F033HH04
, 5F033HH08
, 5F033HH25
, 5F033HH27
, 5F033HH28
, 5F033JJ19
, 5F033KK25
, 5F033KK27
, 5F033MM07
, 5F033MM15
, 5F033PP06
, 5F033PP09
, 5F033PP19
, 5F033QQ08
, 5F033QQ09
, 5F033QQ16
, 5F033QQ19
, 5F033QQ25
, 5F033QQ31
, 5F033QQ37
, 5F033QQ58
, 5F033QQ65
, 5F033QQ70
, 5F033QQ73
, 5F033QQ82
, 5F033RR04
, 5F033RR06
, 5F033SS02
, 5F033SS11
, 5F033TT02
, 5F033TT08
, 5F033XX00
, 5F033XX02
, 5F033XX09
, 5F033XX15
, 5F033XX28
, 5F058BA20
, 5F058BD04
, 5F058BD10
, 5F058BF02
, 5F058BF23
, 5F058BF30
, 5F058BH10
, 5F058BJ07
, 5F058BJ10
, 5F140AA06
, 5F140AA10
, 5F140AC01
, 5F140BA01
, 5F140BD05
, 5F140BE07
, 5F140BF05
, 5F140BF11
, 5F140BF18
, 5F140BG08
, 5F140BG12
, 5F140BG28
, 5F140BG33
, 5F140BG34
, 5F140BG51
, 5F140BG53
, 5F140BH15
, 5F140BJ08
, 5F140BJ11
, 5F140BJ17
, 5F140BJ27
, 5F140BK02
, 5F140BK13
, 5F140BK21
, 5F140BK26
, 5F140BK33
, 5F140BK34
, 5F140BK39
, 5F140CA03
, 5F140CB01
, 5F140CB04
, 5F140CC01
, 5F140CC03
, 5F140CC08
, 5F140CE07
, 5F140CF04
引用特許:
前のページに戻る