特許
J-GLOBAL ID：200903005853860406
薄膜磁性体記憶装置
発明者：
出願人/特許権者：
代理人 (6件)：
深見 久郎
, 森田 俊雄
, 仲村 義平
, 堀井 豊
, 野田 久登
, 酒井 將行
公報種別：公開公報
出願番号（国際出願番号）：特願2002-243780
公開番号（公開出願番号）：特開2004-086952
出願日： 2002年08月23日
公開日（公表日）： 2004年03月18日
要約：
【課題】データ読出とデータ書込を並列かつ高速に実行可能なアレイ構成を有する薄膜磁性体記憶装置を提供することである。【解決手段】MTJメモリセルの各列に対応してビット線BLが設けられる。一方、MTJメモリセルの各行に対応して、読出選択線として作用するワード線WLおよび書込選択線として作用するライトディジット線WDLが設けられる。読出ポート2に入力された読出アドレスADDrに応じて、ワード線WLを選択的に活性化するワード線デコーダ20rと、書込ポート3に入力された書込アドレスADDwに応じて、ライトディジット線WDLを選択的に活性化するディジット線デコーダ20wとは、独立に設けられる。【選択図】 図1
請求項（抜粋）：
磁気的に書込まれた記憶データを保持する複数の磁性体メモリセルを含むメモリセルアレイと、
前記メモリセルアレイ中の書込先を示す書込アドレスおよび前記書込先への書込データを受ける第1のポートと、
前記メモリセルアレイ中の読出先を示す読出アドレスを受けるとともに、前記読出先からの読出データを出力する第2のポートと、
前記読出アドレスおよび前記書込アドレスにそれぞれ基づいて、前記メモリセルアレイに対して、データ読出およびデータ書込を並列に実行する周辺回路とを備える、薄膜磁性体記憶装置。
IPC (4件)：
G11C11/15
, H01L27/10
, H01L27/105
, H01L43/08
G11C11/15 165
, G11C11/15 170
, H01L27/10 481
, H01L43/08 Z
, H01L27/10 447
5F083FZ10
, 5F083GA01
, 5F083GA05
, 5F083KA06
, 5F083LA03
, 5F083LA04
, 5F083LA05
, 5F083LA10
, 5F083MA06
, 5F083MA16
, 5F083MA19
