半導体素子の製造方法

発明者： , , , , , , , , ,
出願人/特許権者：
代理人 (1件)：特許業務法人共生国際特許事務所
公報種別：公開公報
出願番号（国際出願番号）：特願2002-328926
公開番号（公開出願番号）：特開2003-282550
出願日： 2002年11月12日
公開日（公表日）： 2003年10月03日
要約：

【要約】【課題】ハードマスクの損傷によるパターンの変形を最小化できる半導体素子の製造方法を提供する。【解決手段】被エッチング層上にハードマスク用絶縁膜を形成する工程と、前記ハードマスク用絶縁膜上に犠牲膜を形成する工程と、前記犠牲膜上にフォトレジストパターンを形成する工程と、前記フォトレジストのパターンをエッチングマスクにして前記犠牲膜を選択的にエッチングして犠牲ハードマスクを形成する工程と、前記犠牲ハードマスクをエッチングマスクにして前記ハードマスク用絶縁膜をエッチングしてハードマスクを形成する工程と、前記犠牲ハードマスク及び前記ハードマスクをエッチングマスクにして前記被エッチング層をエッチングして所定のパターンを形成する工程とを含む。

請求項（抜粋）：

被エッチング層上にハードマスク用絶縁膜を形成する工程と、前記ハードマスク用絶縁膜上に犠牲膜を形成する工程と、前記犠牲膜上にフォトレジストパターンを形成する工程と、前記フォトレジストのパターンをエッチングマスクにして前記犠牲膜を選択的にエッチングして犠牲ハードマスクを形成する工程と、前記犠牲ハードマスクをエッチングマスクにして前記ハードマスク用絶縁膜をエッチングしてハードマスクを形成する工程と、前記犠牲ハードマスク及び前記ハードマスクをエッチングマスクにして前記被エッチング層をエッチングして所定のパターンを形成する工程とを含むことを特徴とする半導体素子の製造方法。

IPC (6件)：

H01L 21/3065 , G03F 7/20 521 , H01L 21/027 , H01L 21/28 , H01L 21/3213 , H01L 21/768

FI (7件)：

G03F 7/20 521 , H01L 21/28 E , H01L 21/28 L , H01L 21/302 105 A , H01L 21/88 D , H01L 21/90 C , H01L 21/30 573

Fターム (103件)：

4M104BB01 , 4M104BB02 , 4M104BB04 , 4M104BB06 , 4M104BB08 , 4M104BB09 , 4M104BB14 , 4M104BB18 , 4M104BB22 , 4M104BB24 , 4M104BB25 , 4M104BB26 , 4M104BB28 , 4M104BB29 , 4M104BB30 , 4M104BB32 , 4M104BB33 , 4M104BB36 , 4M104BB40 , 4M104CC05 , 4M104DD07 , 4M104DD08 , 4M104DD16 , 4M104DD17 , 4M104DD18 , 4M104DD65 , 4M104DD71 , 4M104EE05 , 4M104EE14 , 4M104EE16 , 4M104EE17 , 4M104FF17 , 4M104FF18 , 4M104HH20 , 5F004BA08 , 5F004DA00 , 5F004DA01 , 5F004DA02 , 5F004DA04 , 5F004DA05 , 5F004DA11 , 5F004DA15 , 5F004DA16 , 5F004DA18 , 5F004DA25 , 5F004DA26 , 5F004DB02 , 5F004DB03 , 5F004DB08 , 5F004DB12 , 5F004DB13 , 5F004DB17 , 5F004EA03 , 5F004EA05 , 5F004EA06 , 5F004EA07 , 5F004EA22 , 5F004EB01 , 5F004EB02 , 5F004EB03 , 5F033HH04 , 5F033HH07 , 5F033HH08 , 5F033HH13 , 5F033HH14 , 5F033HH15 , 5F033HH18 , 5F033HH19 , 5F033HH25 , 5F033HH26 , 5F033HH27 , 5F033HH28 , 5F033HH29 , 5F033HH32 , 5F033HH33 , 5F033HH34 , 5F033HH35 , 5F033JJ04 , 5F033JJ18 , 5F033JJ19 , 5F033JJ33 , 5F033KK01 , 5F033NN06 , 5F033NN07 , 5F033QQ04 , 5F033QQ08 , 5F033QQ09 , 5F033QQ10 , 5F033QQ11 , 5F033QQ12 , 5F033QQ15 , 5F033QQ28 , 5F033QQ37 , 5F033RR04 , 5F033RR06 , 5F033RR08 , 5F033WW04 , 5F033XX00 , 5F046AA20 , 5F046NA01 , 5F046NA17 , 5F046NA18 , 5F046PA07

引用特許：

出願人引用 (2件)

米国特許番号6,420,097 B1
半導体装置の製造方法
公報種別：公開公報出願番号：特願平3-258881 出願人：富士通株式会社

審査官引用 (7件)

半導体装置及びその製造方法
公報種別：公開公報出願番号：特願平8-212229 出願人：日本電気株式会社
薄いゲ-ト誘電体上の小形金属ゲ-ト用ドライエッチング処理方法及びその方法により製造された製品。
公報種別：公開公報出願番号：特願平11-087453 出願人：テキサスインスツルメンツインコーポレイテツド
半導体装置の製造方法
公報種別：公開公報出願番号：特願平10-271849 出願人：三洋電機株式会社

全件表示

前のページに戻る