特許
J-GLOBAL ID:200903012179515320

VCO結合を低減する方法およびインダクタのレイアウト

発明者:
出願人/特許権者:
代理人 (3件): 稲葉 良幸 ,  大賀 眞司 ,  大貫 敏史
公報種別:公表公報
出願番号(国際出願番号):特願2007-501145
公開番号(公開出願番号):特表2007-526642
出願日: 2005年02月15日
公開日(公表日): 2007年09月13日
要約:
VCO共振器間の相互EM結合を低減し、これを単一の半導体チップで実現するための方法およびシステムを開示する。この方法およびシステムは、水平軸および/または垂直軸について実質的に対称なインダクタを用いること、発生した磁界成分がこの対称によって相互に打ち消し合う傾向を有するように、これらのインダクタに電流を供給することを含むものである。また、このような二つのインダクタを、相互に近い位置に配置し、第1のインダクタから発生した磁界による第2のインダクタの誘導電流が大幅に減少するように配向する。これらのインダクタは、8の字形状や、四つ葉のクローバの形状であり、一回巻きや、複数回巻きであり、相互に対して回転され、および/または相互に対して垂直方向に中心をずらしたものである。本要約は、本発明の範囲または趣旨を解釈するためまたは限定するために用いられることはないという理解をもって提出するものである。
請求項(抜粋):
第1の所定の軸に対して実質的に対称な形状を有する第1のインダクタであって、前記形状により、前記第1のインダクタから一定の距離離れた位置にある電磁界が少なくともいくつかの方向について低減する、第1のインダクタと、 前記第1のインダクタから所定の距離を置いて位置決めされた第2のインダクタとを備え、 前記第1のインダクタの電磁界が低減した結果、前記第1のインダクタと前記第2のインダクタとの相互電磁結合が低減した、相互電磁結合が低減したインダクタのレイアウト。
IPC (1件):
H01F 27/06
FI (1件):
H01F15/02 F
Fターム (3件):
5E070AA19 ,  5E070AB03 ,  5E070DB02
引用特許:
審査官引用 (12件)
全件表示

前のページに戻る