特許
J-GLOBAL ID：200903016805418620

不揮発性半導体記憶装置およびその製造方法

発明者：
竹 内 祐 司

竹 内 祐 司 について


出願人/特許権者：
株式会社東芝

株式会社東芝 について


代理人 (5件)： 吉武 賢次 ,  橘谷 英俊 ,  佐藤 泰和 ,  吉元 弘 ,  川崎 康
公報種別：公開公報
出願番号（国際出願番号）：特願2005-349045
公開番号（公開出願番号）：特開2007-157893
出願日： 2005年12月02日
公開日（公表日）： 2007年06月21日
要約：
【課題】隣接するゲート間における電気的ショート等の装置の誤動作を防ぐことが可能な不揮発性半導体記憶装置およびその製造方法を提供する。【解決手段】半導体基板11上において、素子分離領域22により分離された素子領域21上に、ゲート絶縁膜12を介して形成された浮遊ゲート電極13と、浮遊ゲート電極13の上面から側面の途中までを覆うように形成されたゲート間絶縁膜31と、浮遊ゲート電極13上にゲート間絶縁膜31を介して形成された制御ゲート電極32とを備え、浮遊ゲート電極13の上面から、側面におけるゲート間絶縁膜31で覆われている部分までが、半導体基板11の表面に垂直な方向から傾斜したテーパ状の形状を有し、ゲート間絶縁膜31で覆われていない部分が、半導体基板11の表面に垂直な形状を有することを特徴とする。【選択図】図1
請求項（抜粋）：
半導体基板上において、素子分離領域により分離された素子領域上に、ゲート絶縁膜を介して形成された浮遊ゲート電極と、 前記浮遊ゲート電極の上面から側面の途中までを覆うように形成されたゲート間絶縁膜と、 前記浮遊ゲート電極上に前記ゲート間絶縁膜を介して形成された制御ゲート電極と、 を備え、 前記浮遊ゲート電極の上面から、側面における前記ゲート間絶縁膜で覆われている部分における少なくとも途中までの部分が、側面における他の部分と比較して、前記半導体基板の表面に垂直な方向からより大きく傾斜したテーパ状の形状を有することを特徴とする不揮発性半導体記憶装置。
IPC (4件)：
H01L 21/824 ,  H01L 29/792 ,  H01L 29/788 ,  H01L 27/115
FI (2件)：
H01L29/78 371 ,  H01L27/10 434
Fターム (14件)：
5F083EP03 ,  5F083EP08 ,  5F083EP23 ,  5F083EP27 ,  5F083NA01 ,  5F083NA06 ,  5F083PR03 ,  5F083PR29 ,  5F083PR39 ,  5F101BA12 ,  5F101BB05 ,  5F101BD02 ,  5F101BF09 ,  5F101BH19
引用特許：
出願人引用 (1件)
  • Yong-Sik Yim, Kwang-Shik Shin;"70nm NAND Flash Technology with 0.025μm2 Cell Size for 4Gb Flash Memory"; Semiconductor R&D Center, Samsung Electronics Co., LTD.
審査官引用 (9件)
全件表示

前のページに戻る

TOP

BOTTOM