特許
J-GLOBAL ID：200903098402955525

半導体装置およびその製造方法

発明者：
石田 勝広

石田 勝広 について


出願人/特許権者：
株式会社東芝

株式会社東芝 について


代理人 (2件)： 佐藤 強 ,  小川 清
公報種別：公開公報
出願番号（国際出願番号）：特願2005-125191
公開番号（公開出願番号）：特開2006-303308
出願日： 2005年04月22日
公開日（公表日）： 2006年11月02日
要約：
【課題】 素子分離領域上へのフローティングゲート電極の張り出しを無くすことで素子の微細化を図ると共に、所望のカップリング比を得ることが可能な半導体装置を提供する。【解決手段】 第1の多結晶シリコン膜5は、その上部5aが下側から上側にかけて先細り形状(テーパ部5aa)に形成されている。第1の多結晶シリコン膜5の上部5aのテーパ部5aaの側部に形成された素子分離絶縁膜11をドライエッチング処理で除去できる。【選択図】 図1
請求項（抜粋）：
複数の溝部が形成された半導体基板と、 各溝部に素子分離絶縁膜がそれぞれ埋め込まれた素子分離領域と、 前記素子分離領域間に設けられた素子形成領域の前記半導体基板上に形成されたゲート絶縁膜と、 前記素子形成領域のゲート絶縁膜上に形成され且つ側面が前記素子分離領域の上部の側壁で挟まれたゲート下部と、このゲート下部の上に位置し前記ゲート下部に接する下面の幅が下面より上に位置する部分の幅より広くなるように前記下面の側端部から上方に向けてテーパ形状に形成されたゲート上部とを有するゲート電極とを備えたことを特徴とする半導体装置。
IPC (6件)：
H01L 21/824 ,  H01L 29/792 ,  H01L 29/788 ,  H01L 21/76 ,  H01L 29/78 ,  H01L 27/115
FI (5件)：
H01L29/78 371 ,  H01L21/76 L ,  H01L29/78 301G ,  H01L29/78 301R ,  H01L27/10 434
Fターム (54件)：
5F032AA35 ,  5F032AA44 ,  5F032AA45 ,  5F032AA49 ,  5F032AA70 ,  5F032AA77 ,  5F032CA17 ,  5F032DA02 ,  5F032DA09 ,  5F032DA23 ,  5F032DA24 ,  5F032DA25 ,  5F032DA33 ,  5F032DA78 ,  5F083EP03 ,  5F083EP27 ,  5F083EP55 ,  5F083EP56 ,  5F083EP76 ,  5F083ER22 ,  5F083GA09 ,  5F083GA22 ,  5F083GA30 ,  5F083JA04 ,  5F083JA53 ,  5F083NA01 ,  5F083NA06 ,  5F083NA08 ,  5F083PR03 ,  5F083PR05 ,  5F083PR40 ,  5F101BA07 ,  5F101BA12 ,  5F101BA29 ,  5F101BA36 ,  5F101BB02 ,  5F101BB08 ,  5F101BD34 ,  5F101BD35 ,  5F101BD45 ,  5F101BF02 ,  5F101BF09 ,  5F101BF10 ,  5F101BH14 ,  5F140AC32 ,  5F140BA01 ,  5F140BE07 ,  5F140BF01 ,  5F140BF04 ,  5F140BF42 ,  5F140BG38 ,  5F140BG39 ,  5F140CB04 ,  5F140CD10
引用特許：
出願人引用 (1件)
  • 米国特許第6624464号明細書
審査官引用 (15件)
全件表示

前のページに戻る

TOP

BOTTOM