特許
J-GLOBAL ID：200903017004822000
リモートスキャッタリングの削減による高パフォーマンスMOSトランジスタのゲート酸化方法
発明者：
,
出願人/特許権者：
代理人 (3件)：
鈴木 正剛
, 佐野 良太
, 村松 義人
公報種別：公表公報
出願番号（国際出願番号）：特願2004-508392
公開番号（公開出願番号）：特表2005-531136
出願日： 2003年05月13日
公開日（公表日）： 2005年10月13日
要約：
本発明はMOSトランジスタ構造(200、210、400)とその形成方法(300、500)に関するものであり、減少したゲートリーク電流に対し高誘電率誘電体ゲート絶縁膜(202、402)を提供し、一方で同時にリモート散乱を減少させ、その結果トランジスタのキャリア移動度を向上させるものである。
請求項（抜粋）：
MOSトランジスタであって、
半導体基板(102)に形成されたソースおよびドレイン領域(108、112)を有し、当該ソース及びドレイン領域は、これらの領域の間にチャネル領域(201)を形成するものであり、
前記チャネル領域(201)を覆うゲート絶縁膜(202)を有し、このゲート絶縁膜(202)は、前記チャネル領域(201)を覆う第一の二酸化シリコン薄層(204)と、前記第一の二酸化シリコン薄層(204)を覆う高誘電率材料層(208)と、前記高誘電率材料層(208)を覆う第二の二酸化シリコン薄層(206)を有するものであり、
前記ゲート絶縁膜(202)を覆うドープされたポリシリコンゲート(118、218)を有する、MOSトランジスタ。
IPC (4件)：
H01L29/78
, H01L21/283
, H01L29/423
, H01L29/49
H01L29/78 301G
, H01L21/283 C
, H01L29/58 G
4M104BB01
, 4M104BB02
, 4M104BB13
, 4M104BB14
, 4M104BB17
, 4M104BB39
, 4M104CC05
, 4M104EE03
, 4M104EE12
, 4M104EE16
, 4M104EE17
, 4M104FF13
, 4M104GG08
, 4M104GG09
, 4M104HH20
, 5F140AA01
, 5F140AA24
, 5F140BA01
, 5F140BD01
, 5F140BD02
, 5F140BD05
, 5F140BD07
, 5F140BD11
, 5F140BD12
, 5F140BD13
, 5F140BE02
, 5F140BE09
, 5F140BE10
, 5F140BF01
, 5F140BF04
, 5F140BF07
, 5F140BF37
, 5F140BG08
, 5F140BG28
, 5F140BG30
, 5F140BG31
, 5F140BG32
, 5F140BG38
, 5F140BH15
, 5F140BK02
, 5F140BK13
