特許
J-GLOBAL ID:200903019932087659
半導体素子の素子分離膜形成方法
発明者:
,
,
,
,
,
出願人/特許権者:
代理人 (1件):
中川 裕幸
公報種別:公開公報
出願番号(国際出願番号):特願2007-004493
公開番号(公開出願番号):特開2008-118084
出願日: 2007年01月12日
公開日(公表日): 2008年05月22日
要約:
【課題】トレンチ内にボイドが形成される場合でも、ボイドが基板の高さより低いところに形成されて後続の工程に影響しないうえ、幅の狭いトレンチに素子分離膜を容易に形成して工程の再現性を確保すること。【解決手段】半導体基板100の素子分離領域に第1トレンチ114を形成する段階と、第1トレンチ114の側壁にスペーサ116を形成する段階と、スペーサ116間の素子分離領域に、第1トレンチ114より幅が狭くて深い第2トレンチ118を形成する段階と、第2トレンチ118の側壁及び底面に第1酸化膜115を形成する段階と、第1トレンチ114を絶縁膜102で充填する段階とを含むことを特徴とする。【選択図】図8
請求項(抜粋):
半導体基板の素子分離領域に第1トレンチを形成する段階と、
前記第1トレンチの側壁にスペーサを形成する段階と、
前記スペーサ間の前記素子分離領域に、前記第1トレンチより幅が狭くて深い第2トレンチを形成する段階と、
前記第2トレンチの側壁及び底面に第2酸化膜を形成する段階と、
前記第1トレンチを絶縁膜で充填する段階とを含むことを特徴とする、半導体素子の素子分離膜形成方法。
IPC (5件):
H01L 21/76
, H01L 21/824
, H01L 29/788
, H01L 29/792
, H01L 27/115
FI (3件):
H01L21/76 L
, H01L29/78 371
, H01L27/10 434
Fターム (38件):
5F032AA34
, 5F032AA44
, 5F032AA45
, 5F032AA46
, 5F032AA49
, 5F032AA67
, 5F032AA70
, 5F032AA77
, 5F032AA78
, 5F032AC02
, 5F032BA01
, 5F032CA17
, 5F032CA23
, 5F032DA03
, 5F032DA04
, 5F032DA10
, 5F032DA23
, 5F032DA24
, 5F032DA30
, 5F032DA33
, 5F032DA34
, 5F032DA53
, 5F032DA74
, 5F083EP02
, 5F083EP17
, 5F083GA09
, 5F083NA01
, 5F083PR07
, 5F083PR10
, 5F083PR12
, 5F083PR21
, 5F083PR23
, 5F101BA01
, 5F101BA45
, 5F101BD35
, 5F101BH01
, 5F101BH03
, 5F101BH14
引用特許:
前のページに戻る