特許
J-GLOBAL ID：200903020364095410
半導体装置の製造方法
発明者：
,
,
出願人/特許権者：
代理人 (1件)：
横山 淳一
公報種別：公開公報
出願番号（国際出願番号）：特願2006-259779
公開番号（公開出願番号）：特開2008-084893
出願日： 2006年09月25日
公開日（公表日）： 2008年04月10日
要約：
【課題】 半導体素子の微細な電極端子を再配線によって拡大し、微細なピッチの端子が形成し難い実装基板にフェースダウンで接合する。【解決手段】 半導体素子1または実装基板2の少なくとも一方に一連の突起状端子31、32を形成し、該半導体素子1と該実装基板2との間に予め拡大配線5を形成したフィルム状接着剤4を挟んで加熱・押圧して仮圧着し、該突起状端子31、32によって該フィルム状接着剤4を貫通させて、該拡大配線5を介して該半導体素子1と該実装基板2との間の端子同士の接続と封着を同時に行うように半導体装置の製造方法を構成する。【選択図】 図1
請求項（抜粋）：
半導体素子または実装基板に複数の突起状端子を形成し、
該半導体素子と該実装基板との間に予め拡大配線を形成したフィルム状接着剤を挟んで加熱・押圧して仮圧着し、該突起状端子によって該フィルム状接着剤を貫通させて、該拡大配線を介して該半導体素子と該実装基板との間の端子同士の接続と封着を同時に行う
ことを特徴とする半導体装置の製造方法。
IPC (1件)：
FI (1件)：
Fターム (3件)：
5F044KK01
, 5F044LL11
, 5F044QQ01
出願人引用 (10件)
全件表示
審査官引用 (7件)
全件表示
前のページに戻る
