特許
J-GLOBAL ID：200903022318947782
半導体装置搭載用配線基板およびその製造方法、並びに半導体パッケージ
発明者：
,
,
,
出願人/特許権者：
代理人 (3件)：
机 昌彦
, 河合 信明
, 谷澤 靖久
公報種別：公開公報
出願番号（国際出願番号）：特願2005-010033
公開番号（公開出願番号）：特開2005-175510
出願日： 2005年01月18日
公開日（公表日）： 2005年06月30日
要約：
【課題】半導体デバイスの端子の増加や狭ピッチ化に対応した高密度化、微細配線化を実現でき、かつ、システムの小型化、高密度化に対応した外部電極の狭ピッチ化を実現でき、しかも実装信頼性に優れた半導体装置搭載用配線基板を提供する。【解決手段】半導体装置搭載用配線基板において、単一層である絶縁層6と、前記絶縁層の上面に設けられた配線8と、前記絶縁層の下面側に設けられた電極5であって少なくとも電極上端の側面周囲が前記絶縁層に接し且つ少なくとも電極下面が前記絶縁層に接しないように設けられ、電極下端が前記絶縁層の下面から突出している電極と、前記電極の上面上に位置しこの電極と前記配線とを導通するように前記絶縁層内に設けられたヴィア7と、前記絶縁層の表面に設けられた支持体16とを有する構成にする。【選択図】図2
請求項（抜粋）：
絶縁層と、前記絶縁層の上面に設けられた配線と、前記絶縁層の下面側に設けられた電極であって電極の側面周囲が前記絶縁層に接し且つ少なくとも電極下面が前記絶縁層に接さず前記絶縁層の下面と同一平面内にある電極と、前記電極の上面上に位置しこの電極と前記配線とを導通するように前記絶縁層内に設けられたヴィアと、前記絶縁層の表面に設けられた支持体とを有する配線基板。
IPC (1件)：
FI (3件)：
H01L23/12 Q
, H01L23/12 501T
, H01L23/12 N
出願人引用 (10件)
全件表示
審査官引用 (9件)
全件表示
前のページに戻る
