特許
J-GLOBAL ID：200903023628515935

基板の処理方法、プログラム及びコンピュータ記憶媒体及び基板処理システム

発明者：
大塚 貴久

大塚 貴久 について


出願人/特許権者：
東京エレクトロン株式会社

東京エレクトロン株式会社 について


代理人 (3件)： 金本 哲男 ,  亀谷 美明 ,  萩原 康司
公報種別：公開公報
出願番号（国際出願番号）：特願2008-055743
公開番号（公開出願番号）：特開2009-212404
出願日： 2008年03月06日
公開日（公表日）： 2009年09月17日
要約：
【課題】基板上に疎密なレジストパターンが混在して形成される場合でも、それぞれのレジストパターンを所定の目標寸法に形成する。【解決手段】検査用ウェハにフォトグラフィー処理を行い、疎密なレジストパターンを形成する。パターン寸法測定装置において、それぞれのレジストパターン寸法を測定し、測定結果を制御部に出力する(ステップS1)。制御部では、密のレジストパターンの寸法測定結果に基づいて、PEB装置における加熱温度の補正値を算出する(ステップS2)。疎のレジストパターンの寸法測定結果に基づいて、現像処理装置における現像液の温度又は現像液の吐出時間の補正値を算出する(ステップS3)。これら算出結果を、PEB装置及び現像処理装置に出力し、それぞれの処理装置での処理条件を変更する(ステップS4)。【選択図】図13
請求項（抜粋）：
基板に少なくとも第一の処理と第二の処理を行い、レジストパターンにおけるレジスト部及び/又はスペース部の寸法が異なる第一のレジストパターンと第二のレジストパターンとを基板上に形成する基板の処理方法であって、 少なくとも第一の処理と第二の処理を行い、基板上に第一のレジストパターンと第二のレジストパターンを形成する工程と、 その後、第一のレジストパターンと第二のレジストパターンのレジスト部及び/又はスペース部の寸法をそれぞれ測定する工程と、 その後、前記測定された寸法に基づいて、前記第一の処理における処理条件を補正すると共に、前記第二の処理における処理条件を補正する工程と、を有し、 以後、前記補正された処理条件で前記第一の処理と前記第二の処理をそれぞれ行い、前記第一のレジストパターンと前記第二のレジストパターンをそれぞれ所定の目標寸法で形成することを特徴とする、基板の処理方法。
IPC (1件)：
H01L 21/027
FI (4件)：
H01L21/30 514E ,  H01L21/30 502V ,  H01L21/30 569A ,  H01L21/30 571
Fターム (3件)：
5F046KA04 ,  5F046LA13 ,  5F046LA14
引用特許：
出願人引用 (1件) 審査官引用 (9件)
全件表示

前のページに戻る

TOP

BOTTOM