特許
J-GLOBAL ID：200903023972241720
半導体装置の製造方法及び半導体装置の実装装置
発明者：
,
,
,
,
,
,
出願人/特許権者：
代理人 (1件)：
伊東 忠彦
公報種別：公開公報
出願番号（国際出願番号）：特願2006-019285
公開番号（公開出願番号）：特開2007-201259
出願日： 2006年01月27日
公開日（公表日）： 2007年08月09日
要約：
【課題】本発明は複数の素子を効率良く基板に実装することを課題とする。【解決手段】半導体装置の実装装置60では、複数の発光素子40を一括して搬送するように構成された真空吸着部70を有する。この真空吸着部70は、複数の発光素子40を吸着するための複数の空気吸引孔72が所定間隔で設けられている。真空吸着部70を基板20の上方に移動させる。そして、真空吸着部70と基板20との相対位置のアライメントを行なう。そして、制御部80からの制御信号により電磁式三方弁76をa-cポート連通状態に切替える。これにより、電磁式三方弁76からの大気が複数の空気吸引孔72に導入され、発光素子40に対する真空吸着を解除する。その後、基板20上に載置された各発光素子40の下面に形成された各バンプ50と各配線パターン30とを接合する。【選択図】図2A
請求項（抜粋）：
基板に複数の素子を実装する半導体装置の製造方法において、
空気を吸引する複数の空気吸引孔を有する真空吸着部に前記複数の素子を吸着させる工程と、
前記真空吸着部に吸着された前記複数の素子を前記基板上の所定位置に載置する工程と、
前記複数の素子を前記基板の複数の所定位置に載置して前記真空吸着部による前記複数の素子に対する吸着を解除する工程と、
前記複数の素子の端子を前記基板の配線パターンに同時に接合する工程と、
を有することを特徴とする半導体装置の製造方法。
IPC (1件)：
FI (1件)：
Fターム (2件)：
引用特許：
出願人引用 (2件)
審査官引用 (11件)
全件表示
前のページに戻る
