特許
J-GLOBAL ID:200903025823285297

半導体集積回路装置の製造方法

発明者:
出願人/特許権者:
代理人 (3件): 宮崎 昭夫 ,  石橋 政幸 ,  緒方 雅昭
公報種別:公開公報
出願番号(国際出願番号):特願2009-153880
公開番号(公開出願番号):特開2009-267432
出願日: 2009年06月29日
公開日(公表日): 2009年11月12日
要約:
【課題】高アスペクト比の孔または溝を穿孔する。【解決手段】酸化シリコンからなる絶縁膜1に対して、C5F8、O2およびArのエッチングガスを用いプラズマエッチング処理を施し、絶縁膜1を選択的にエッチングすることにより、絶縁膜1に孔3を穿孔する際に、最初は、ポリマー層のデポジション性が弱い条件でエッチング処理を行い、続いてポリマー層のデポジション性が強い条件に切り換えてエッチング処理を行うようにした。【選択図】図6
請求項(抜粋):
半導体基板上に堆積された酸化シリコン系の絶縁膜に対して、フロロカーボン系のガス及び酸素を有するエッチングガスを用いてプラズマエッチング処理を施すことにより、前記酸化シリコン系の絶縁膜を選択的にエッチング加工し前記絶縁膜に所定の孔または溝を形成する際に、ポリマー層のデポジション性が弱い条件で前記所定の孔または溝の深さの略半分よりも浅い深さまでエッチング処理を行う第1ステップと、 ポリマー層のデポジション性が前記第1ステップ時よりも強い条件で前記第1ステップに続けてエッチング処理を行う第2ステップと、を備えることを特徴とする半導体集積回路装置の製造方法。
IPC (5件):
H01L 21/306 ,  H01L 21/28 ,  H01L 21/768 ,  H01L 21/824 ,  H01L 27/108
FI (4件):
H01L21/302 105A ,  H01L21/28 L ,  H01L21/90 C ,  H01L27/10 621C
Fターム (79件):
4M104BB01 ,  4M104BB40 ,  4M104DD08 ,  4M104DD16 ,  4M104DD17 ,  4M104DD78 ,  4M104DD92 ,  4M104EE09 ,  4M104EE17 ,  4M104GG09 ,  4M104GG10 ,  4M104GG14 ,  4M104GG16 ,  4M104HH20 ,  5F004AA05 ,  5F004AA16 ,  5F004BA04 ,  5F004BB13 ,  5F004DA00 ,  5F004DA01 ,  5F004DA02 ,  5F004DA03 ,  5F004DA23 ,  5F004DA26 ,  5F004DB03 ,  5F004EA13 ,  5F004EA28 ,  5F004EB03 ,  5F033JJ04 ,  5F033JJ19 ,  5F033KK01 ,  5F033LL04 ,  5F033NN40 ,  5F033PP06 ,  5F033PP15 ,  5F033QQ04 ,  5F033QQ09 ,  5F033QQ13 ,  5F033QQ15 ,  5F033QQ21 ,  5F033QQ25 ,  5F033QQ27 ,  5F033QQ37 ,  5F033QQ48 ,  5F033QQ58 ,  5F033QQ65 ,  5F033QQ80 ,  5F033QQ92 ,  5F033QQ96 ,  5F033RR04 ,  5F033RR06 ,  5F033SS04 ,  5F033SS11 ,  5F033SS15 ,  5F033TT08 ,  5F033VV10 ,  5F033VV16 ,  5F033XX00 ,  5F033XX04 ,  5F083AD24 ,  5F083AD31 ,  5F083BS00 ,  5F083EP00 ,  5F083GA27 ,  5F083JA04 ,  5F083JA05 ,  5F083JA06 ,  5F083JA39 ,  5F083JA40 ,  5F083JA56 ,  5F083MA02 ,  5F083MA06 ,  5F083MA17 ,  5F083MA20 ,  5F083NA01 ,  5F083PR03 ,  5F083PR40 ,  5F083ZA12 ,  5F083ZA13
引用特許:
審査官引用 (9件)
全件表示

前のページに戻る