特許
J-GLOBAL ID：200903028585836475

半導体素子

発明者：
佐藤 義浩

佐藤 義浩 について

, 
加藤 禎宏

加藤 禎宏 について


出願人/特許権者：
古河電気工業株式会社

古河電気工業株式会社 について


代理人 (1件)： 酒井 宏明
公報種別：公開公報
出願番号（国際出願番号）：特願2007-039956
公開番号（公開出願番号）：特開2008-205221
出願日： 2007年02月20日
公開日（公表日）： 2008年09月04日
要約：
【課題】しきい値電圧を増大させることなくバッファ層を高抵抗化して素子を高耐圧化できること。【解決手段】電界効果トランジスタ100は、基板1上にバッファ層2,3、半導体動作層4、ゲート絶縁膜5Gaおよびゲート電極5Gbを順次積層して備え、バッファ層3内にあってこのバッファ層3の積層面に平行な所定面内の転位密度は、この転位密度に対するバッファ層3の体積抵抗率が極大値近傍となる密度値とされ、具体敵意は2.0×108cm-2以上、7.0×1010cm-2以下とされている。【選択図】 図1
請求項（抜粋）：
基板上にバッファ層、半導体動作層、絶縁層および電極層を順次積層して備える半導体素子において、 前記バッファ層内にあって該バッファ層の積層面に平行な所定面内の転位密度は、該転位密度に対する前記バッファ層の体積抵抗率が極大値近傍となる密度値であることを特徴とする半導体素子。
IPC (3件)：
H01L 29/78 ,  H01L 29/786 ,  H01L 21/20
FI (4件)：
H01L29/78 301B ,  H01L29/78 618B ,  H01L29/78 618E ,  H01L21/20
Fターム (64件)：
5F110AA08 ,  5F110AA13 ,  5F110DD01 ,  5F110DD04 ,  5F110DD05 ,  5F110DD12 ,  5F110EE02 ,  5F110EE05 ,  5F110EE14 ,  5F110FF01 ,  5F110FF02 ,  5F110FF30 ,  5F110GG04 ,  5F110GG06 ,  5F110GG19 ,  5F110GG32 ,  5F110GG44 ,  5F110GG52 ,  5F110HK03 ,  5F110HK04 ,  5F110HK05 ,  5F110HK22 ,  5F110QQ14 ,  5F140AA06 ,  5F140AC36 ,  5F140BA01 ,  5F140BA02 ,  5F140BA06 ,  5F140BA10 ,  5F140BA16 ,  5F140BA17 ,  5F140BA20 ,  5F140BB15 ,  5F140BC12 ,  5F140BD05 ,  5F140BD11 ,  5F140BF04 ,  5F140BF05 ,  5F140BF08 ,  5F140BF11 ,  5F140BF15 ,  5F140BH15 ,  5F140BH21 ,  5F140BH30 ,  5F140BH40 ,  5F140BH49 ,  5F140BJ07 ,  5F140BJ11 ,  5F140BJ17 ,  5F140BJ18 ,  5F140BK13 ,  5F140BK21 ,  5F140BK28 ,  5F140CE02 ,  5F152LL02 ,  5F152LL05 ,  5F152MM04 ,  5F152NN03 ,  5F152NN05 ,  5F152NN10 ,  5F152NN13 ,  5F152NP09 ,  5F152NP21 ,  5F152NQ09
引用特許：
出願人引用 (2件) 審査官引用 (6件)
全件表示

前のページに戻る

TOP

BOTTOM