半導体装置及びその製造方法、スタティック型ランダムアクセスメモリ装置並びに携帯電子機器

発明者： , ,
出願人/特許権者：
代理人 (1件)：青山葆 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願2001-278117
公開番号（公開出願番号）：特開2003-086706
出願日： 2001年09月13日
公開日（公表日）： 2003年03月20日
要約：

【要約】【課題】動的閾値トランジスタを含む半導体装置であって、ゲート電流が原因となるリーク電流を低減できるものを提供すること。【解決手段】 Nチャネル型の動的閾値トランジスタ4およびPチャネル型の動的閾値トランジスタ5により相補型の回路が構成されている。P型の浅いウェル領域123上およびN型の浅いウェル領域124上に、ゲート絶縁膜151を介してゲート電極152が形成されている。P型の浅いウェル領域123内には、表面側から順に、P型の不純物濃度の薄い層127と、P型の不純物濃度の濃い層125とが形成されている。N型の浅いウェル領域124内には、表面側から順に、N型の不純物濃度の薄い層128と、N型の不純物濃度の濃い層126とが形成されている。P型の不純物濃度の薄い層127とN型の不純物濃度の薄い層128の厚さは40nm以下である。

請求項（抜粋）：

素子分離領域により素子毎に区分されたウェル領域とゲート電極とが電気的に接続されたことを特徴とする複数の動的閾値トランジスタからなる相補型の回路を有し、上記相補型の回路は、上記相補型の回路を高速で動作させるアクティブモードと、上記相補型の回路を低速で動作させ、もしくは動作を停止させるスタンドバイモードとの少なくとも2つのモードを有し、上記相補型の回路がスタンドバイモードにあるときには、上記相補型の回路がアクティブモードにあるときよりも低い電源電圧が上記相補型の回路に供給されるようになっていることを特徴とする半導体装置。

IPC (4件)：

H01L 21/8238 , H01L 21/8244 , H01L 27/092 , H01L 27/11

FI (3件)：

H01L 27/08 321 D , H01L 27/10 381 , H01L 27/08 321 B

Fターム (20件)：

5F048AA07 , 5F048AB01 , 5F048AC03 , 5F048BA02 , 5F048BB05 , 5F048BB14 , 5F048BC06 , 5F048BD04 , 5F048BD09 , 5F048BE01 , 5F048BE02 , 5F048BE03 , 5F048BE07 , 5F048BG14 , 5F083BS02 , 5F083BS14 , 5F083BS26 , 5F083GA06 , 5F083NA01 , 5F083PR25

引用特許：

審査官引用 (10件)

半導体集積回路装置
公報種別：公開公報出願番号：特願平11-255317 出願人：株式会社日立製作所
半導体集積回路装置
公報種別：公開公報出願番号：特願平9-031846 出願人：株式会社リコー
半導体記憶装置
公報種別：公開公報出願番号：特願平6-071564 出願人：株式会社東芝

全件表示

前のページに戻る