特許
J-GLOBAL ID:200903029449655447
薄膜トランジスタおよびその製造方法ならびに液晶表示装置およびその製造方法
発明者:
,
,
,
出願人/特許権者:
,
代理人 (6件):
深見 久郎
, 森田 俊雄
, 仲村 義平
, 堀井 豊
, 野田 久登
, 酒井 將行
公報種別:公開公報
出願番号(国際出願番号):特願2003-285973
公開番号(公開出願番号):特開2005-057042
出願日: 2003年08月04日
公開日(公表日): 2005年03月03日
要約:
【課題】 信頼性の高い薄膜トランジスタおよびその製造方法ならびに液晶表示装置およびその製造方法を提供する。【解決手段】 液晶表示装置は、ガラス基板1上に、容量素子8と、n型薄膜トランジスタ11と、p型薄膜トランジスタ12とを備える。各薄膜トランジスタは、ガラス基板1上に下地膜2を介して形成されチャネル領域とソース/ドレイン領域とが形成される島状の結晶化ポリシリコン膜4b,4cと、ポリシリコン膜4b,4c上に絶縁膜5を介して形成されたゲート電極6a,6bとを備える。そして、ポリシリコン膜4b,4cの底面と側面とのなす角度が15度以上80度以下であり、ポリシリコン膜4b,4cが表面上に形成されていない下地膜2の厚みを、ポリシリコン膜4b,4c直下に位置する下地膜2の厚みよりも薄くする。【選択図】 図1
請求項(抜粋):
絶縁基板と、
前記絶縁基板上に下地膜を介して形成され、チャネル領域とソース/ドレイン領域とが形成される島状の結晶化シリコン膜と、
前記結晶化シリコン膜上にゲート絶縁膜を介して形成されたゲート電極とを備え、
前記結晶化シリコン膜の底面と側面とのなす角度が15度以上80度以下であり、
前記結晶化シリコン膜が表面上に形成されていない前記下地膜の厚みを、前記結晶化シリコン膜直下に位置する前記下地膜の厚みよりも薄くした、薄膜トランジスタ。
IPC (3件):
H01L29/786
, G02F1/1368
, H01L21/336
FI (4件):
H01L29/78 618C
, G02F1/1368
, H01L29/78 626C
, H01L29/78 627G
Fターム (54件):
2H092JA25
, 2H092JA28
, 2H092JA34
, 2H092JA37
, 2H092JA41
, 2H092JB57
, 2H092KA03
, 2H092KA05
, 2H092MA13
, 2H092MA18
, 2H092MA23
, 2H092MA27
, 2H092MA30
, 2H092NA25
, 2H092NA27
, 2H092NA29
, 5F110AA30
, 5F110BB02
, 5F110BB04
, 5F110CC02
, 5F110DD02
, 5F110DD13
, 5F110DD14
, 5F110DD17
, 5F110DD21
, 5F110EE04
, 5F110EE44
, 5F110FF02
, 5F110FF30
, 5F110FF35
, 5F110GG02
, 5F110GG13
, 5F110GG22
, 5F110GG25
, 5F110GG29
, 5F110GG58
, 5F110HJ01
, 5F110HJ13
, 5F110HJ23
, 5F110HL03
, 5F110HL04
, 5F110HL12
, 5F110HL23
, 5F110NN01
, 5F110NN03
, 5F110NN23
, 5F110NN24
, 5F110NN72
, 5F110NN73
, 5F110PP03
, 5F110QQ04
, 5F110QQ05
, 5F110QQ11
, 5F110QQ25
引用特許:
出願人引用 (5件)
-
液晶表示装置
公報種別:公開公報
出願番号:特願平7-056087
出願人:株式会社東芝
-
薄膜トランジスタ
公報種別:公開公報
出願番号:特願2001-151308
出願人:富士通株式会社
-
薄膜トランジスタ
公報種別:公開公報
出願番号:特願平10-344547
出願人:株式会社東芝
全件表示
審査官引用 (5件)
-
薄膜半導体装置の作製方法
公報種別:公開公報
出願番号:特願平6-287383
出願人:株式会社半導体エネルギー研究所
-
半導体装置の作製方法
公報種別:公開公報
出願番号:特願平9-023190
出願人:株式会社半導体エネルギー研究所
-
半導体装置及びその作製方法
公報種別:公開公報
出願番号:特願平8-065321
出願人:株式会社半導体エネルギー研究所
全件表示
前のページに戻る