半導体集積回路およびその製造方法

発明者：
出願人/特許権者：
代理人 (3件)：山本秀策 , 安村高明 , 大塩竹志
公報種別：公開公報
出願番号（国際出願番号）：特願2002-341507
公開番号（公開出願番号）：特開2004-179268
出願日： 2002年11月25日
公開日（公表日）： 2004年06月24日
要約：

【課題】より小さいセルサイズで、かつ、少ない種類のセルにより複数種類の論理機能を実現し、待機時のリーク電流を削減すると共に、動作時に電源スイッチによるIRドロップの影響を無くして動作特性を向上させる。【解決手段】スタンダードセル方式またはゲートアレイ方式によって、パストランジスタ論理ネットワークを構成する複数のトランジスタM01〜M04からなる第1セルS1を用いて論理演算回路を作製し、直列接続されたPMOSトランジスタM05および直列接続されたNMOSトランジスタM06からなる第2セルS2を用いて論理演算回路を駆動するドライバ回路、論理演算回路からの出力データを保持するデータ保持回路などを作製する。第2セルは、直列接続されたトランジスタからなり、ソース-ドレイン電圧が分圧されるため、単一のトランジスタに比べてリーク電流が削減される。【選択図】図1

請求項（抜粋）：

パストランジスタ論理ネットワークを構成する複数のトランジスタからなる第1セルと、直列接続された二つのPMOSトランジスタおよび直列接続された二つのNMOSトランジスタからなる第2セルとがスタンダードセル方式またはゲートアレイ方式により組み合わされて各セル内および各セル間で所定の配線が為されて構成された半導体集積回路。

IPC (6件)：

H01L21/82 , H01L21/822 , H01L21/8234 , H01L27/04 , H01L27/088 , H01L27/118

FI (6件)：

H01L21/82 D , H01L27/04 A , H01L27/04 F , H01L21/82 B , H01L21/82 M , H01L27/08 102A

Fターム (36件)：

5F038CA02 , 5F038CA04 , 5F038CA06 , 5F038CA17 , 5F038DF01 , 5F038DF08 , 5F038EZ06 , 5F038EZ09 , 5F038EZ20 , 5F048AA00 , 5F048AA01 , 5F048AB02 , 5F048AB03 , 5F048AB04 , 5F048AC03 , 5F048AC04 , 5F048BB04 , 5F048BB14 , 5F048BE08 , 5F048BG07 , 5F064AA03 , 5F064AA05 , 5F064BB05 , 5F064BB07 , 5F064BB19 , 5F064CC12 , 5F064DD05 , 5F064DD09 , 5F064DD10 , 5F064DD13 , 5F064DD16 , 5F064DD19 , 5F064DD24 , 5F064EE05 , 5F064EE08 , 5F064HH12

引用特許：

審査官引用 (11件)

半導体集積回路の設計方法及びこの設計方法により得られる半導体集積回路
公報種別：公開公報出願番号：特願平8-138535 出願人：松下電器産業株式会社
マスタースライス半導体集積回路装置
公報種別：公開公報出願番号：特願平9-151398 出願人：セイコーエプソン株式会社
半導体集積回路装置
公報種別：公開公報出願番号：特願平5-107932 出願人：株式会社リコー

全件表示

前のページに戻る