特許
J-GLOBAL ID：200903036009245596
半導体集積回路の基板ノイズ解析方法、半導体集積回路および半導体集積回路の基板ノイズ解析装置
発明者：
,
,
出願人/特許権者：
代理人 (3件)：
岩橋 文雄
, 坂口 智康
, 内藤 浩樹
公報種別：公開公報
出願番号（国際出願番号）：特願2003-163626
公開番号（公開出願番号）：特開2005-004245
出願日： 2003年06月09日
公開日（公表日）： 2005年01月06日
要約：
【課題】半導体集積回路の基板ノイズ解析において、基板に注入される電流量の計算、および膨大なRC回路網からなる基板のインピーダンス・電源抵抗と組み合わせての伝播先のアナログ回路の基板電位変化の計算が長時間になる問題があった。【解決手段】電源・グランドに流れる電流をそれぞれゲートレベルシミュレーションの論理変化の立ち上がり・立下りそれぞれ独立に消費電力分の面積を有する三角形を加算することで電流計算における計算量を削減する。また、電流・界面容量・界面抵抗・電源抵抗・グランド抵抗・電源電圧変動・グランド電圧変動をブロックごと、インスタンスごと、あるいは同時動作ごとに集約することで計算量を削減する。計算量削減の結果、短時間で基板ノイズ解析が適用可能となるとともに、計算要素も削減されるため、大規模な半導体集積回路に対しても基板ノイズ解析が可能となる。【選択図】 図1
請求項（抜粋）：
電源電流、グランド電流、回路素子から基板に注入される電流、電源、グランド、回路素子と基板との間の接合容量、電源、グランド、回路素子と基板との間の界面抵抗、電源抵抗、グランド抵抗、電源電圧変動、グランド電圧変動のいずれかを、基板の解析構造とは独立して集約する工程を有することを特徴とする基板ノイズ解析方法。
IPC (2件)：
FI (3件)：
G06F17/50 666V
, H01L21/82 T
, H01L21/82 C
5B046AA08
, 5B046BA04
, 5B046JA01
, 5F064BB01
, 5F064BB21
, 5F064CC09
, 5F064EE43
, 5F064EE45
, 5F064HH06
, 5F064HH09
, 5F064HH10
, 5F064HH11
, 5F064HH12
