特許
J-GLOBAL ID:200903038098189460

半導体装置の製造方法

発明者:
出願人/特許権者:
代理人 (1件): 渡辺 勝 (外3名)
公報種別:公開公報
出願番号(国際出願番号):特願平10-316324
公開番号(公開出願番号):特開2000-150640
出願日: 1998年11月06日
公開日(公表日): 2000年05月30日
要約:
【要約】【課題】 銅系金属膜の形成工程を含む半導体装置の製造方法において、半導体基板の裏面に付着した銅や銅化合物等の金属汚染物による素子の特性劣化や電流リークを防止すること。【解決手段】 半導体基板の裏面にシリコン酸化膜等のバリア膜5を形成する。その後、半導体基板の主面に銅系金属膜を形成する。
請求項(抜粋):
半導体基板の裏面にバリア膜を形成した後、半導体基板の主面に銅系金属膜を形成することを特徴とする半導体装置の製造方法。
IPC (3件):
H01L 21/768 ,  H01L 21/283 ,  H01L 21/3205
FI (3件):
H01L 21/90 Z ,  H01L 21/283 C ,  H01L 21/88 M
Fターム (24件):
4M104AA01 ,  4M104BB01 ,  4M104BB04 ,  4M104BB14 ,  4M104CC01 ,  4M104DD08 ,  4M104DD37 ,  4M104DD52 ,  4M104DD75 ,  4M104DD79 ,  4M104FF14 ,  4M104FF17 ,  4M104FF18 ,  4M104GG09 ,  4M104HH20 ,  5F033JJ18 ,  5F033JJ19 ,  5F033JJ33 ,  5F033MM01 ,  5F033PP15 ,  5F033PP27 ,  5F033QQ89 ,  5F033SS15 ,  5F033XX21
引用特許:
審査官引用 (10件)
全件表示

前のページに戻る