特許
J-GLOBAL ID：200903039547998641

半導体素子のトランジスタ製造方法

発明者：
ジョン-ホ パク

ジョン-ホ パク について


出願人/特許権者：
ドンブ エレクトロニクス カンパニー リミテッド

ドンブ エレクトロニクス カンパニー リミテッド について


代理人 (1件)： 萩原 誠
公報種別：公開公報
出願番号（国際出願番号）：特願2003-435782
公開番号（公開出願番号）：特開2005-136366
出願日： 2003年12月26日
公開日（公表日）： 2005年05月26日
要約：
【課題】 トレンチ型ゲートを形成し、追加的な工程無くソース/ドレイン抵抗及びゲート抵抗を低くすることができ、短チャンネル効果の効率的な調節が可能な半導体素子のトランジスタ製造方法を提供する。【解決手段】 半導体素子のトランジスタ製造方法において、半導体基板の上部に第1絶縁膜を蒸着した後にイオン注入でLDDイオン注入領域を形成する段階と、前記第1絶縁膜をパターニングした後、前記基板を蝕刻してトレンチを形成する段階と、前記トレンチが形成された基板に第2絶縁膜と導電体とを蒸着した後に平坦化してトレンチゲートを形成する段階と、前記トレンチゲートが形成された基板にフォトレジストを蒸着し、パターニングした後、前記フォトレジストをマスクとしてイオン注入し、ソース/ドレイン領域を形成する段階と、前記フォトレジストを除去し、第1絶縁膜を除去する段階とを含む。【選択図】 図2g
請求項（抜粋）：
半導体素子のトランジスタ製造方法において、 半導体基板の上部に第1絶縁膜を蒸着した後に、イオン注入でLDDイオン注入領域を形成する段階と; 前記第1絶縁膜をパターニングした後、前記基板を蝕刻し、トレンチを形成する段階と; 前記トレンチが形成された前記基板に第2絶縁膜と導電体とを蒸着した後に平坦化し、トレンチゲートを形成する段階と; 前記トレンチゲートが形成された前記基板にフォトレジストを蒸着し、パターニングした後、前記フォトレジストをマスクとしてイオン注入し、ソース/ドレイン領域を形成する段階と; 前記フォトレジストを除去し、前記第1絶縁膜を除去する段階と; を含むことを特徴とする半導体素子のトランジスタ製造方法。
IPC (4件)：
H01L29/78 ,  H01L21/265 ,  H01L29/423 ,  H01L29/49
FI (3件)：
H01L29/78 301V ,  H01L21/265 604M ,  H01L29/58 G
Fターム (49件)：
4M104BB01 ,  4M104BB25 ,  4M104BB27 ,  4M104BB28 ,  4M104BB30 ,  4M104BB32 ,  4M104BB33 ,  4M104CC05 ,  4M104DD75 ,  4M104EE09 ,  4M104EE15 ,  4M104EE17 ,  4M104FF01 ,  4M104FF07 ,  4M104GG09 ,  4M104GG10 ,  4M104GG14 ,  5F140AA01 ,  5F140AA10 ,  5F140AA21 ,  5F140BA01 ,  5F140BB03 ,  5F140BB06 ,  5F140BD01 ,  5F140BD05 ,  5F140BD07 ,  5F140BD11 ,  5F140BD12 ,  5F140BE03 ,  5F140BE07 ,  5F140BE10 ,  5F140BF01 ,  5F140BF04 ,  5F140BF07 ,  5F140BF11 ,  5F140BF17 ,  5F140BF42 ,  5F140BF43 ,  5F140BG08 ,  5F140BG12 ,  5F140BG14 ,  5F140BG40 ,  5F140BG53 ,  5F140BH15 ,  5F140BK02 ,  5F140BK13 ,  5F140BK21 ,  5F140BK39 ,  5F140CE07
引用特許：
出願人引用 (7件)
  • 大韓民国公開特許第2001-64434号公報
  • 米国特許第6,511,886号公報
  • 大韓民国公開特許第10-0218260号公報
全件表示
審査官引用 (11件)
全件表示

前のページに戻る

TOP

BOTTOM