特許
J-GLOBAL ID：200903040564254620

半導体集積回路装置

発明者：
川上 善之

川上 善之 について


出願人/特許権者：
松下電器産業株式会社

松下電器産業株式会社 について


代理人 (10件)： 前田 弘 ,  小山 廣毅 ,  竹内 宏 ,  嶋田 高久 ,  竹内 祐二 ,  今江 克実 ,  藤田 篤史 ,  二宮 克也 ,  原田 智雄 ,  井関 勝守
公報種別：公開公報
出願番号（国際出願番号）：特願2005-069694
公開番号（公開出願番号）：特開2006-253498
出願日： 2005年03月11日
公開日（公表日）： 2006年09月21日
要約：
【課題】 LSIレイアウトパターンの平坦化処理に用いるダミーパターンによって生じる配線容量変動を低減すると共に、設計工程における寄生素子抽出精度を可能な限り落とすことがないようにすることを目的とする。【解決手段】 信号配線パターン5又は6に隣り合って配置されたダミーパターン1又は2は、電源又はグラウンド等の固定電位に接続され、これら、信号配線パターン5又は6に隣り合う電位固定されたダミーパターン1又は2以外のダミーパターン3はフローティングの状態で配置される。【選択図】 図1
請求項（抜粋）：
配線層内に回路及び素子を形成するための複数の配線パターンからなる実パターン群が配置され、前記配線層内の前記実パターン群が配置されない領域に回路及び素子を形成しない複数のダミーパターンが配置された半導体集積回路装置において、 前記複数のダミーパターンは、 固定電位に接続された電位固定ダミーパターンと、 前記複数の配線パターンの何れにも電気的に接続されない少なくとも1つのフローティングダミーパターンとを備え、 前記電位固定ダミーパターンのうち、少なくとも1つは、前記複数の配線パターンに含まれる信号配線パターンに対して隣り合って配置されている ことを特徴とする半導体集積回路装置。
IPC (4件)：
H01L 21/320 ,  H01L 21/822 ,  H01L 27/04 ,  H01L 21/82
FI (3件)：
H01L21/88 K ,  H01L27/04 D ,  H01L21/82 W
Fターム (25件)：
5F033UU03 ,  5F033VV01 ,  5F033VV03 ,  5F033VV04 ,  5F033VV05 ,  5F033WW00 ,  5F033XX01 ,  5F033XX24 ,  5F038BH10 ,  5F038BH19 ,  5F038CA05 ,  5F038CA09 ,  5F038CA18 ,  5F038CD02 ,  5F038CD03 ,  5F038CD05 ,  5F038CD13 ,  5F038EZ20 ,  5F064BB07 ,  5F064BB19 ,  5F064DD13 ,  5F064EE06 ,  5F064EE43 ,  5F064EE46 ,  5F064EE52
引用特許：
出願人引用 (4件)
全件表示
審査官引用 (5件)
全件表示

前のページに戻る

TOP

BOTTOM