特許
J-GLOBAL ID：200903043329785110

アクティブマトリクス型表示装置及びその製造方法

発明者：
後藤 康正

後藤 康正 について


出願人/特許権者：
東芝松下ディスプレイテクノロジー株式会社

東芝松下ディスプレイテクノロジー株式会社 について


代理人 (6件)： 鈴江 武彦 ,  河野 哲 ,  中村 誠 ,  蔵田 昌俊 ,  村松 貞男 ,  橋本 良郎
公報種別：公開公報
出願番号（国際出願番号）：特願2003-400612
公開番号（公開出願番号）：特開2005-164741
出願日： 2003年11月28日
公開日（公表日）： 2005年06月23日
要約：
【課題】表示ムラが視認され難いアクティブマトリクス型表示装置及びその製造方法を提供すること。【解決手段】本発明のアクティブマトリクス型表示装置1は、マトリクス状に配列するとともにそれぞれが表示素子D及び多結晶シリコン薄膜トランジスタTrを備えた複数の画素PXを具備し、マトリクス状に配列した前記複数の画素PXが形成する各列において、それに含まれる複数の前記画素PXNa〜PXNcは、それら画素PXNa〜PXNcのうち、前記多結晶シリコン薄膜トランジスタTrが前記列と平行な第1直線上で配列したものPXNaからなる第1画素群と、前記多結晶シリコン薄膜トランジスタTrが前記列と平行であり且つ前記第1直線から離間した第2直線上で配列したものPXNbからなる第2画素群とを構成したことを特徴とする。【選択図】 図1
請求項（抜粋）：
マトリクス状に配列するとともにそれぞれが表示素子及び多結晶シリコン薄膜トランジスタを備えた複数の画素を具備し、 マトリクス状に配列した前記複数の画素が形成する各列において、それに含まれる複数の前記画素は、それら画素のうち、前記多結晶シリコン薄膜トランジスタが前記列と平行な第1直線上で配列したものからなる第1画素群と、前記多結晶シリコン薄膜トランジスタが前記列と平行であり且つ前記第1直線から離間した第2直線上で配列したものからなる第2画素群とを構成したことを特徴とするアクティブマトリクス型表示装置。
IPC (7件)：
G09F9/30 ,  G09F9/00 ,  H01L21/336 ,  H01L29/786 ,  H05B33/10 ,  H05B33/12 ,  H05B33/14
FI (7件)：
G09F9/30 338 ,  G09F9/00 338 ,  H05B33/10 ,  H05B33/12 B ,  H05B33/14 A ,  H01L29/78 612Z ,  H01L29/78 627G
Fターム (54件)：
2H092GA59 ,  2H092JA25 ,  2H092JB42 ,  2H092JB63 ,  2H092KA04 ,  2H092MA30 ,  2H092NA24 ,  2H092PA06 ,  3K007AB17 ,  3K007BA06 ,  3K007DB03 ,  3K007FA00 ,  3K007GA00 ,  5C094AA03 ,  5C094AA48 ,  5C094BA03 ,  5C094BA12 ,  5C094BA27 ,  5C094CA19 ,  5C094CA20 ,  5C094CA24 ,  5C094EA04 ,  5C094FA01 ,  5C094FB01 ,  5C094FB20 ,  5C094GB10 ,  5F110AA30 ,  5F110BB04 ,  5F110CC02 ,  5F110DD02 ,  5F110DD13 ,  5F110DD14 ,  5F110DD17 ,  5F110GG02 ,  5F110GG13 ,  5F110GG25 ,  5F110GG32 ,  5F110GG51 ,  5F110HJ12 ,  5F110HL07 ,  5F110NN02 ,  5F110NN72 ,  5F110PP03 ,  5F110PP05 ,  5F110PP06 ,  5F110QQ11 ,  5G435AA01 ,  5G435AA16 ,  5G435BB05 ,  5G435CC09 ,  5G435CC12 ,  5G435EE37 ,  5G435KK05 ,  5G435KK10
引用特許：
出願人引用 (1件) 審査官引用 (9件)
全件表示

前のページに戻る

TOP

BOTTOM