特許
J-GLOBAL ID:200903050127240364
選択的堆積プロセスを使用したMOSFETデバイスの作製方法
発明者:
,
,
,
出願人/特許権者:
代理人 (2件):
長谷川 芳樹
, 山田 行一
公報種別:公表公報
出願番号(国際出願番号):特願2007-513252
公開番号(公開出願番号):特表2007-537601
出願日: 2005年05月10日
公開日(公表日): 2007年12月20日
要約:
本発明の実施形態により、高ドーパント濃度を含有するエピタキシャルシリコンゲルマニウム材料を選択的に堆積するなど、シリコン含有材料を堆積するためのプロセスが提供される。一実施例において、1つの層を別の層の上部に堆積するために、少なくとも2つの異なるプロセスガスに基板が曝される。1つのプロセスガスは、ジクロロシラン、ゲルマニウム源、およびエッチャントを含有し、次のプロセスガスは、シランおよびエッチャントを含有する。他の実施例において、プロセスガスが、ジクロロシラン、メチルシラン、および塩化水素、またはシラン、メチルシラン、および塩化水素を含有する。一態様において、堆積された層が、結晶格子内に格子間部位を有し、格子間部位内に約3at%以下の炭素を含有し、引き続き、結晶格子の置換部位内に炭素を包含するようにアニーリングされる。別の態様において、シリコンゲルマニウム積層体が、約25at%以下、約25at%以上、および約5at%以下のゲルマニウム濃度を含有する第1、第2、および第3の層を有する。【選択図】 図1C
請求項(抜粋):
基板上にシリコンベース材料を形成する方法であって、
基板上に第1のシリコン含有層を堆積するために、ジクロロシラン、ゲルマニウム源、第1のエッチャント、およびキャリアガスを含む第1のプロセスガスに基板を曝すステップと、
前記基板上に第2のシリコン含有層を堆積するために、シランおよび第2のエッチャントを含む第2のプロセスガスに前記基板を曝すステップと、
を備える方法。
IPC (6件):
H01L 21/205
, H01L 29/78
, H01L 21/823
, H01L 27/092
, H01L 21/331
, H01L 29/737
FI (5件):
H01L21/205
, H01L29/78 301S
, H01L27/08 321E
, H01L27/08 321C
, H01L29/72 H
Fターム (79件):
5F003BB04
, 5F003BB06
, 5F003BB07
, 5F003BB08
, 5F003BE07
, 5F003BF06
, 5F003BM01
, 5F003BP33
, 5F003BZ02
, 5F045AA03
, 5F045AA06
, 5F045AB01
, 5F045AB02
, 5F045AB05
, 5F045AC01
, 5F045AC05
, 5F045AC07
, 5F045AC08
, 5F045AC09
, 5F045AC13
, 5F045AC19
, 5F045AD10
, 5F045AD11
, 5F045AD12
, 5F045AE21
, 5F045AF02
, 5F045AF03
, 5F045DA57
, 5F045DA59
, 5F045EB15
, 5F045EE12
, 5F048AC03
, 5F048BA01
, 5F048BA05
, 5F048BA10
, 5F048BA14
, 5F048BA16
, 5F048BB05
, 5F048BB08
, 5F048BB11
, 5F048BB12
, 5F048BC01
, 5F048BC05
, 5F048BC07
, 5F048BF06
, 5F048BF16
, 5F048DA25
, 5F048DA27
, 5F048DA30
, 5F140AA01
, 5F140AA10
, 5F140AB03
, 5F140AB07
, 5F140AC28
, 5F140BD09
, 5F140BD11
, 5F140BF01
, 5F140BF04
, 5F140BF11
, 5F140BF14
, 5F140BF18
, 5F140BG08
, 5F140BG09
, 5F140BG10
, 5F140BG11
, 5F140BG12
, 5F140BG14
, 5F140BG29
, 5F140BH06
, 5F140BH27
, 5F140BJ01
, 5F140BJ08
, 5F140BK09
, 5F140BK10
, 5F140BK18
, 5F140BK20
, 5F140BK31
, 5F140BK34
, 5F140CF03
引用特許:
前のページに戻る