特許

J-GLOBAL ID：200903051736644095

改良した歪みシリコンCMOSデバイスおよび方法

発明者： ブライヤント、アンドレス ,  ウーヤン、キキン ,  リム、カーン
出願人/特許権者： インターナショナル・ビジネス・マシーンズ・コーポレーション
代理人 (4件)： 上野 剛史 ,  太佐 種一 ,  市位 嘉宏 ,  坂口 博
公報種別：公表公報
出願番号（国際出願番号）：特願2007-518034
公開番号（公開出願番号）：特表2008-504677
出願日： 2005年04月07日
公開日（公表日）： 2008年02月14日
要約：

【課題】 デバイス・チャネルに一軸性歪みを生成してキャリア移動度を向上させた半導体デバイスを提供する。 【解決手段】 本発明は、半導体デバイスのデバイス・チャネルに一軸性歪みを生成する半導体デバイスおよびその形成方法を提供する。一軸性歪みは、引張り性または圧縮性とすることができ、デバイス・チャネルに平行な方向である。一軸性歪みは、歪み誘発ライナ、歪み誘発ウェル、またはそれらの組み合わせによって、二軸性歪み基板表面において生成することができる。一軸性歪みは、歪み誘発ウェルおよび歪み誘発ライナの組み合わせによって、緩和基板において生成することも可能である。また、本発明は、歪み誘発分離領域によって二軸性歪みを増大させるための手段も提供する。更に、本発明が提供するCMOSデバイスにおいては、CMOS基板のデバイス領域を別個に処理して、圧縮性または引張り性の一軸性歪み半導体表面を提供する。【選択図】 図1

請求項（抜粋）：

半導体デバイスであって、 歪み誘発層の上の歪み半導体層を含む基板であって、前記歪み誘発層が前記歪み半導体層において二軸性歪みを生成する、基板と、 前記歪み半導体層のデバイス・チャネル部分の上のゲート導体を含む少なくとも1つのゲート領域であって、前記デバイス・チャネル部分が前記少なくとも1つのゲート導体に隣接したソース領域およびドレイン領域を分離する、ゲート領域と、 前記少なくとも1つのゲート領域上に位置する歪み誘発ライナであって、前記少なくとも1つのゲート領域の下にある前記歪み半導体層のデバイス・チャネル部分に対して一軸性歪みを生成する、歪み誘発ライナと、 を含む、半導体デバイス。

IPC (4件)：

H01L 29/78 ,  H01L 21/823 ,  H01L 27/092 ,  H01L 29/786

FI (12件)：

H01L29/78 301B ,  H01L27/08 321B ,  H01L27/08 321E ,  H01L27/08 321A ,  H01L29/78 301S ,  H01L29/78 301N ,  H01L29/78 618B ,  H01L29/78 618E ,  H01L29/78 619A ,  H01L29/78 621 ,  H01L29/78 616V ,  H01L29/78 613A

Fターム (63件)：

5F048AA07 ,  5F048AC03 ,  5F048BA05 ,  5F048BA07 ,  5F048BA14 ,  5F048BA15 ,  5F048BA16 ,  5F048BC05 ,  5F048BC06 ,  5F048BC15 ,  5F048BC18 ,  5F048BF11 ,  5F048BG13 ,  5F048DA25 ,  5F110AA01 ,  5F110BB04 ,  5F110CC02 ,  5F110EE32 ,  5F110GG01 ,  5F110GG02 ,  5F110GG06 ,  5F110GG19 ,  5F110GG28 ,  5F110GG44 ,  5F110HJ02 ,  5F110HJ06 ,  5F110HJ22 ,  5F110HM13 ,  5F110NN04 ,  5F110NN05 ,  5F110NN22 ,  5F110NN24 ,  5F110NN35 ,  5F110NN65 ,  5F110QQ17 ,  5F140AA05 ,  5F140AB03 ,  5F140AC28 ,  5F140AC36 ,  5F140BA01 ,  5F140BA02 ,  5F140BA03 ,  5F140BA05 ,  5F140BA06 ,  5F140BA07 ,  5F140BA08 ,  5F140BA17 ,  5F140BB18 ,  5F140BC12 ,  5F140BG08 ,  5F140BH14 ,  5F140BH27 ,  5F140BH41 ,  5F140BK02 ,  5F140BK09 ,  5F140BK17 ,  5F140BK23 ,  5F140CC02 ,  5F140CC07 ,  5F140CC08 ,  5F140CC12 ,  5F140CC13 ,  5F140CE07

引用特許：

審査官引用 (8件)

• 半導体装置および半導体基板
  公報種別：公開公報   出願番号：特願平11-087831   出願人：株式会社日立製作所
• 半導体装置及びその製造方法
  公報種別：公開公報   出願番号：特願2001-249799   出願人：日本電気株式会社
• MOS型半導体装置
  公報種別：公開公報   出願番号：特願2001-375202   出願人：日本電気株式会社
• 半導体装置およびその製造方法
  公報種別：公開公報   出願番号：特願2002-336669   出願人：株式会社ルネサステクノロジ
• シャロートレンチアイソレーションプロセス
  公報種別：公表公報   出願番号：特願2006-509191   出願人：アンバーウェーブシステムズコーポレイション
• 半導体装置及びその製造方法
  公報種別：公開公報   出願番号：特願2000-261776   出願人：株式会社日立製作所
• 引張歪み基板を有するMOSFETデバイスおよびその作製方法
  公報種別：公表公報   出願番号：特願2006-502832   出願人：アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド
• チャネルキャリア移動度向上のための高応力ライナーを備えたSi-Geに基づく半導体デバイス
  公報種別：公表公報   出願番号：特願2007-511390   出願人：アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド

引用文献：

審査官引用 (1件)

• Delaying Forever:Uniaxial Strained Silicon Transistors in a 90nm CMOS Technology