特許
J-GLOBAL ID：200903051872276652

絶縁ゲート型電界効果トランジスタおよびその製造方法

発明者：
穂永 美紗子

穂永 美紗子 について

, 
増田 健良

増田 健良 について

, 
原田 真

原田 真 について


出願人/特許権者：
住友電気工業株式会社

住友電気工業株式会社 について


代理人 (7件)： 深見 久郎 ,  森田 俊雄 ,  仲村 義平 ,  堀井 豊 ,  野田 久登 ,  酒井 將行 ,  荒川 伸夫
公報種別：公開公報
出願番号（国際出願番号）：特願2008-033461
公開番号（公開出願番号）：特開2009-194164
出願日： 2008年02月14日
公開日（公表日）： 2009年08月27日
要約：
【課題】製造コストの上昇を抑制し、かつゲート絶縁膜の厚みを大きくすることなく耐圧を向上させることが可能な絶縁ゲート型電界効果トランジスタおよびその製造方法を提供する。【解決手段】MOSFET1は、n+SiC基板10と、n-SiC層20と、一対のpウェル21と、ゲート酸化膜30と、ゲート電極40と、n-SiC層20内に互いに分離して配置された導電型がp型の複数の緩和領域23とを備えている。そして、複数の緩和領域23は、一対のpウェル21に挟まれるn-SiC層20の領域の第2の主面20Bと、第2の主面20Bに対向するn+SiC基板10との間において、第2の主面20Bに沿った方向に並ぶように、一対のpウェル21同士の間隔の1/3以下の間隔で配置されている。【選択図】図1
請求項（抜粋）：
基板と、 前記基板上に形成された第1導電型の半導体層と、 前記半導体層において、前記基板側の主面である第1の主面とは反対側の主面である第2の主面を含むように形成された前記第1導電型とは異なる第2導電型の一対の第2導電型領域と、 前記第2の主面上に形成され、絶縁体からなる絶縁膜と、 前記絶縁膜上に形成された電極と、 前記半導体層内に互いに分離して配置された前記第2導電型の複数の緩和領域とを備え、 前記複数の緩和領域は、前記一対の第2導電型領域に挟まれる前記半導体層の領域の前記第2の主面と、前記第2の主面に対向する前記基板との間において、前記第2の主面に沿った方向に並ぶように、前記一対の第2導電型領域同士の間隔の1/3以下の間隔で配置されている、絶縁ゲート型電界効果トランジスタ。
IPC (3件)：
H01L 29/78 ,  H01L 29/12 ,  H01L 21/336
FI (6件)：
H01L29/78 652J ,  H01L29/78 652T ,  H01L29/78 652H ,  H01L29/78 658E ,  H01L29/78 658A ,  H01L29/78 658F
引用特許：
出願人引用 (2件)
  • 半導体装置
    公報種別：公開公報   出願番号：特願平8-293966   出願人：株式会社東芝
  • 国際公開第97/047045号パンフレット
審査官引用 (9件)
全件表示

前のページに戻る

TOP

BOTTOM