半導体素子のビットライン形成方法

発明者： , , ,
出願人/特許権者：
代理人 (1件)：中川裕幸
公報種別：公開公報
出願番号（国際出願番号）：特願2006-345312
公開番号（公開出願番号）：特開2008-016803
出願日： 2006年12月22日
公開日（公表日）： 2008年01月24日
要約：

【課題】ビットラインの抵抗を減らすための半導体素子のビットライン形成方法を提供する。【解決手段】半導体素子のビットライン形成方法に関するものであり、所定の構造物が形成された半導体基板上にバリア金属膜を形成する段階と、バリア金属膜上に非晶質チタンカーボンニトリド膜を形成する段階と、ボロンガスが含まれた雰囲気で非晶質チタンカーボンニトリド膜上にタングステンシード層を形成する段階と、タングステンシード層上にタングステン膜を形成してビットラインを形成する段階を含む。【選択図】図1c

請求項（抜粋）：

所定の構造物が形成された半導体基板上にバリア金属膜を形成する段階; 上記バリア金属膜上に非晶質チタンカーボンニトリド膜を形成する段階; ボロンガスが含まれた雰囲気で上記非晶質チタンカーボンニトリド膜上にタングステンシード層を形成する段階;及び上記タングステンシード層上にタングステン膜を形成してビットラインを形成する段階を含む半導体素子のビットライン形成方法。

IPC (9件)：

H01L 21/320 , H01L 23/52 , H01L 21/824 , H01L 27/115 , H01L 27/10 , H01L 21/768 , H01L 21/28 , H01L 29/417 , H01L 21/285

FI (7件)：

H01L21/88 Q , H01L27/10 434 , H01L27/10 481 , H01L21/90 C , H01L21/28 301R , H01L29/50 M , H01L21/285 C

Fターム (69件)：

4M104AA01 , 4M104BB14 , 4M104BB36 , 4M104BB37 , 4M104BB39 , 4M104CC01 , 4M104DD04 , 4M104DD16 , 4M104DD17 , 4M104DD23 , 4M104DD33 , 4M104DD37 , 4M104DD43 , 4M104DD45 , 4M104DD78 , 4M104EE09 , 4M104FF18 , 4M104FF22 , 4M104GG09 , 4M104GG10 , 4M104GG14 , 4M104GG16 , 4M104HH16 , 5F033HH18 , 5F033HH19 , 5F033HH32 , 5F033HH33 , 5F033JJ18 , 5F033JJ19 , 5F033JJ32 , 5F033JJ33 , 5F033KK01 , 5F033LL04 , 5F033LL06 , 5F033LL08 , 5F033MM01 , 5F033MM02 , 5F033MM08 , 5F033MM12 , 5F033MM13 , 5F033PP02 , 5F033PP03 , 5F033PP04 , 5F033PP06 , 5F033PP11 , 5F033PP14 , 5F033QQ09 , 5F033QQ10 , 5F033QQ25 , 5F033QQ31 , 5F033QQ73 , 5F033QQ82 , 5F033QQ94 , 5F033RR04 , 5F033RR06 , 5F033TT08 , 5F033VV00 , 5F033VV16 , 5F033WW02 , 5F033XX10 , 5F083EP76 , 5F083GA02 , 5F083JA35 , 5F083JA39 , 5F083JA40 , 5F083JA56 , 5F083KA05 , 5F083PR21 , 5F083PR34

引用特許：

審査官引用 (8件)

半導体装置におけるバリアメタル層の形成方法
公報種別：公開公報出願番号：特願平5-232365 出願人：ソニー株式会社
半導体装置の製造方法
公報種別：公開公報出願番号：特願2003-394187 出願人：松下電器産業株式会社
半導体装置とその製造方法
公報種別：公開公報出願番号：特願平8-228924 出願人：日本電気株式会社

全件表示

前のページに戻る