特許
J-GLOBAL ID：200903065221978072
積層チップバリスタとその製造方法
発明者：
,
,
出願人/特許権者：
代理人 (3件)：
長谷川 芳樹
, 寺崎 史朗
, 阿部 豊隆
公報種別：公開公報
出願番号（国際出願番号）：特願2003-418576
公開番号（公開出願番号）：特開2004-214643
出願日： 2003年12月16日
公開日（公表日）： 2004年07月29日
要約：
【課題】 外部電極の表面に更にめっきを施した場合であっても、バリスタ特性の低下が少ない積層チップバリスタ及びその製造方法を提供すること。【解決手段】 積層チップバリスタ1は、複数のバリスタ層1a,1b,1c、及び、当該各バリスタ層を挟むように配置された内部電極2a,2bを有するバリスタ素体1、このバリスタ素体1の端部に形成され、内部電極と接続された外部電極3a、及びバリスタ素体1と外部電極3aとの間に形成されたガラス層4を備えている。また、外部電極3aの表面には、めっき層3b及びめっき層3cが形成されている。【選択図】 図1
請求項（抜粋）：
複数のバリスタ層、及び、当該各バリスタ層を挟むように配置された内部電極を有するバリスタ素体と、
前記バリスタ素体の端部に形成され、前記内部電極と接続された外部電極と、
前記バリスタ素体と前記外部電極との間に形成されたガラス層と、
を備える積層チップバリスタ。
IPC (2件)：
FI (2件)：
Fターム (16件)：
5E032BA23
, 5E032BB11
, 5E032CA02
, 5E032CC06
, 5E032CC14
, 5E032CC16
, 5E032DA02
, 5E034CA10
, 5E034CB01
, 5E034CC02
, 5E034DA07
, 5E034DB04
, 5E034DC01
, 5E034DC03
, 5E034DE08
, 5E034DE16
出願人引用 (6件)
全件表示
審査官引用 (7件)
全件表示
前のページに戻る
