特許
J-GLOBAL ID:200903066703459990
多層プリント配線板の製造方法
発明者:
,
出願人/特許権者:
代理人 (1件):
田下 明人 (外1名)
公報種別:公開公報
出願番号(国際出願番号):特願2000-388458
公開番号(公開出願番号):特開2001-332863
出願日: 2000年12月21日
公開日(公表日): 2001年11月30日
要約:
【要約】【課題】 内蔵したICチップとの接続を適切に取ることができる多層プリント配線板の製造方法を提案する。【解決手段】 ICチップ20の位置決めマーク23を基準として、コア基板30に位置決めマーク31を形成し、該位置決めマーク31に合わせてバイアホール60を形成する。このため、ICチップ20のパッド24上にバイアホール60を正確に形成でき、パッド24とバイアホール60とを確実に接続させることができる。
請求項(抜粋):
基板上に層間絶縁層と導体層とを繰り返し形成し、該層間絶縁層にバイアホールを形成し、該バイアホールを介して電気的接続させる多層プリント配線板の製造方法であって、少なくとも以下の(a)〜(c)工程を備えることを特徴とする多層プリント配線板の製造方法:(a)前記基板に電子部品を収容する工程;(b)前記電子部品の位置決めマークに基づき、前記基板に位置決めマークを形成する工程;(c)前記基板の位置決めマークに基づき加工若しくは形成を行う工程。
FI (2件):
H05K 3/46 Q
, H05K 3/46 B
Fターム (19件):
5E346AA60
, 5E346CC08
, 5E346CC09
, 5E346CC13
, 5E346CC31
, 5E346CC32
, 5E346CC33
, 5E346CC37
, 5E346CC38
, 5E346CC40
, 5E346DD04
, 5E346DD23
, 5E346DD24
, 5E346EE09
, 5E346EE37
, 5E346EE38
, 5E346FF45
, 5E346HH07
, 5E346HH33
引用特許:
審査官引用 (12件)
-
特開平4-072656
-
電子回路基板の高密度実装構造
公報種別:公開公報
出願番号:特願平8-139275
出願人:日本電気株式会社
-
突起電極の製造方法
公報種別:公開公報
出願番号:特願平9-132513
出願人:シチズン時計株式会社
全件表示
前のページに戻る